| 第一章 绪论 | 第6-17页 |
| 第一节 研究背景 | 第6-11页 |
| 1.1 面向互连的集成电路设计流程 | 第7-8页 |
| 1.2 参数库精度和质量对集成电路设计的影响 | 第8-11页 |
| 第二节 相关研究成果 | 第11-15页 |
| 第三节 本课题的研究内容 | 第15-16页 |
| 第四节 论文安排 | 第16-17页 |
| 第二章 单元工艺参数和工艺参数提取建模流程 | 第17-32页 |
| 第一节 单元工艺参数 | 第17-27页 |
| 2.1.1 单元传输时延和弛豫时间 | 第18-20页 |
| 2.1.2 单元静态功耗和动态功耗 | 第20-21页 |
| 2.1.3 单元高阻状态时延 | 第21-24页 |
| 2.1.4 Minimum Setup Time/Minimum Hold Time | 第24-26页 |
| 2.1.5 Minimum Recovery Time/Minimum Removal Time | 第26-27页 |
| 第二节 单元工艺参数提取和建模流程 | 第27-30页 |
| 2.2.1 输入信号驱动nanolibdrv | 第28页 |
| 2.2.2 逻辑激励波形生成nanolibsti | 第28-29页 |
| 2.2.3 工艺参数提取nanolibchar | 第29页 |
| 2.2.4 单元工艺参数建模nanolibbuild | 第29-30页 |
| 2.2.5 库验证nanolibfunver | 第30页 |
| 第三节 本章小结 | 第30-32页 |
| 第三章 逻辑激励波形生成 | 第32-53页 |
| 第一节 组合单元的逻辑激励波形 | 第32-40页 |
| 3.1.1 多维通路敏化法的基本定义 | 第33-38页 |
| 3.1.2 故障多维通路敏化算法描述 | 第38-39页 |
| 3.1.3 试验结果 | 第39-40页 |
| 第二节 时序电路激励波形自动生成 | 第40-47页 |
| 3.2.1 时序电路的激励生成 | 第40-46页 |
| 3.2.1.1 传输延迟时间参数的激励波形自动生成方法 | 第41-44页 |
| 3.2.1.2 Constraint Time参数的激励波形自动生成方法 | 第44-46页 |
| 3.2.2 试验结果 | 第46-47页 |
| 第三节 激励波形精简 | 第47-51页 |
| 3.3.1 基于电路状态转换的逻辑激励波形简化 | 第48-50页 |
| 3.3.2 试验结果 | 第50-51页 |
| 第四节 本章小结 | 第51-53页 |
| 第四章 深亚微米单元工艺参数提取 | 第53-76页 |
| 第一节 输入信号驱动算法 | 第53-58页 |
| 4.1.1 采样点偏离现象及其分析 | 第53-54页 |
| 4.1.2 采样点偏离现象的普遍性 | 第54-55页 |
| 4.1.3 格点偏离现象的分析 | 第55-57页 |
| 4.1.4 定位采样点的算法简述 | 第57页 |
| 4.1.5 实例研究 | 第57-58页 |
| 第二节 参数测试点选择算法 | 第58-67页 |
| 4.2.1 构造初始参数曲面 | 第59-63页 |
| 4.2.2 矩形域最小二乘曲面拟合的数学模型 | 第63-64页 |
| 4.2.3 动态曲面节点插入算法 | 第64-65页 |
| 4.2.4 试验结果 | 第65-67页 |
| 第三节 结果表数据优化 | 第67-75页 |
| 4.3.1 压缩方法中使用点说明 | 第67-68页 |
| 4.3.2 单平面边上可去点偏差修正 | 第68-70页 |
| 4.3.2.1 相邻单平面边上可去点偏差修正 | 第68-70页 |
| 4.3.2.2 非相邻单平面边上可去点偏差修正 | 第70页 |
| 4.3.3 整平面顶点优化 | 第70-73页 |
| 4.3.3.1 整平面上顶点偏差优化 | 第71-72页 |
| 4.3.3.2 整平面顶点优化情况分析 | 第72-73页 |
| 4.3.4 压缩策略 | 第73-74页 |
| 4.3.5 试验结果 | 第74-75页 |
| 第四节 本章小结 | 第75-76页 |
| 第五章 IR Drop、Crosstalk和单元内部连线 | 第76-94页 |
| 第一节 IR Drop与单元时序 | 第76-83页 |
| 5.1.1 IR Drop现象产生的原理 | 第76-77页 |
| 5.1.2 IR Drop的影响 | 第77-78页 |
| 5.1.3 IR Drop现象对单元时序的影响及传统解决方法 | 第78-81页 |
| 5.1.4 IR Drop对单元时序影响的多项式表示 | 第81-83页 |
| 第二节 单元内部连线和Crosstalk | 第83-93页 |
| 5.2.1 互连线解析电容模型 | 第83-86页 |
| 5.2.2 高频互连线串扰分析 | 第86-87页 |
| 5.2.2.1 两条电容性耦合互连线串扰模型 | 第86页 |
| 5.2.2.2 多条RC耦合互连线串扰模型 | 第86-87页 |
| 5.2.3 基于串扰分析的固定轨道通道布线 | 第87-91页 |
| 5.2.3.1 通道模型 | 第87-88页 |
| 5.2.3.2 基于最小斯坦纳树的通道布线 | 第88-90页 |
| 5.3.2.3 基于最小斯坦纳树的通道布线算法的实现 | 第90页 |
| 5.3.2.4 算法结果 | 第90-91页 |
| 5.2.4 Crosstalk的查表法建模 | 第91-93页 |
| 第三节 本章小结 | 第93-94页 |
| 第六章 结论和展望 | 第94-96页 |
| 第一节 论文总结 | 第94-95页 |
| 第二节 展望 | 第95-96页 |
| 参考文献 | 第96-103页 |
| 作者在攻读博士学位期间发表或录用的论文 | 第103-104页 |
| 致谢 | 第104页 |
