| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| ·课题研究背景 | 第13-14页 |
| ·论文主要工作 | 第14-15页 |
| ·本文的创新点 | 第15页 |
| ·论文结构 | 第15-17页 |
| 第二章 高可靠性I/O单元基本电路的设计与优化 | 第17-61页 |
| ·数字I/O单元基本电路的设计与优化 | 第17-39页 |
| ·Level-Up电平转换电路的设计 | 第17-23页 |
| ·Level-Down电平转换电路的设计 | 第23-27页 |
| ·输出驱动级的设计 | 第27-35页 |
| ·电路的耐高压设计 | 第35-38页 |
| ·Tie High/Tie Low电路的设计 | 第38-39页 |
| ·高可靠性数字I/O单元库的组成 | 第39-54页 |
| ·概述 | 第39-41页 |
| ·基本双向I/O单元IOBCHPXXT的设计 | 第41-44页 |
| ·其它I/O单元简介 | 第44-54页 |
| ·模拟I/O单元电路的设计与优化 | 第54-55页 |
| ·电源/地单元的设计 | 第55-59页 |
| ·供电单元的设计 | 第55-56页 |
| ·上电次序控制单元IOVDD2POC的设计 | 第56-59页 |
| ·本章小结 | 第59-61页 |
| 第三章 高可靠性I/O电路的ESD防护设计 | 第61-81页 |
| ·静电放电的物理模型 | 第62-64页 |
| ·ESD的测试及故障判断 | 第64-67页 |
| ·ESD的测试方法 | 第64-67页 |
| ·静电放电故障判断 | 第67页 |
| ·ESD防护电路设计 | 第67-80页 |
| ·ESD防护电路设计的概念 | 第67-69页 |
| ·基本的ESD防护器件 | 第69-80页 |
| ·本章小结 | 第80-81页 |
| 第四章 高可靠性I/O单元库的版图设计 | 第81-99页 |
| ·版图的抗闩锁设计 | 第81-92页 |
| ·闩锁效应的概念 | 第81-82页 |
| ·闩锁效应的触发机理 | 第82-86页 |
| ·闩锁效应的防范措施 | 第86-90页 |
| ·数字I/O单元版图的抗闩锁设计 | 第90-92页 |
| ·版图的ESD防护设计 | 第92-97页 |
| ·输出驱动级版图的ESD防护设计 | 第92-94页 |
| ·输入级的ESD防护 | 第94-95页 |
| ·PAD（压焊块）的设计 | 第95-97页 |
| ·版图的金属走线布局 | 第97-98页 |
| ·本章小结 | 第98-99页 |
| 第五章 高可靠性I/O单元库的版图后仿真 | 第99-107页 |
| ·驱动电流的测量方法及后仿结果 | 第99-101页 |
| ·PAD上输出信号占空比的后仿结果 | 第101-102页 |
| ·输出驱动管的平均导通电阻的后仿结果 | 第102-103页 |
| ·Slew Rate Control输出驱动级对SSN的抑制效果 | 第103-105页 |
| ·本章小结 | 第105-107页 |
| 第六章 总结与展望 | 第107-109页 |
| ·工作总结 | 第107-108页 |
| ·后续工作 | 第108-109页 |
| 致谢 | 第109-110页 |
| 参考文献 | 第110-114页 |
| 作者在学期间取得的学术成果 | 第114页 |