一种RISC处理器性能模型的设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-17页 |
| ·引言 | 第11-12页 |
| ·模拟器研究的意义 | 第12-13页 |
| ·模拟器开发的挑战 | 第13-14页 |
| ·本文的主要工作 | 第14页 |
| ·论文结构 | 第14-17页 |
| 第二章 体系结构模拟器介绍 | 第17-27页 |
| ·处理器性能评估方法的发展 | 第17-18页 |
| ·模拟器的分类 | 第18-20页 |
| ·模拟技术 | 第20-21页 |
| ·国际主流体系结构模拟器 | 第21-26页 |
| ·Simple Scalar | 第21页 |
| ·LSE | 第21-22页 |
| ·Simics | 第22-24页 |
| ·GEM5 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 核心流水线的模拟 | 第27-39页 |
| ·目标RISC处理器流水线简介 | 第27页 |
| ·取指段 | 第27-31页 |
| ·译码段 | 第31-32页 |
| ·重命名段 | 第32-34页 |
| ·IEW段 | 第34-37页 |
| ·指令分派 | 第34-35页 |
| ·指令“发射” | 第35-37页 |
| ·提交段 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 流水线部件模拟 | 第39-51页 |
| ·分支预测器 | 第39-42页 |
| ·物理寄存器 | 第42-43页 |
| ·指令的发射与执行 | 第43-50页 |
| ·指令发射 | 第43-45页 |
| ·读写端口竞争 | 第45-46页 |
| ·相关 | 第46-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 实验数据分析 | 第51-61页 |
| ·实验环境 | 第51-52页 |
| ·模拟器验证 | 第52-53页 |
| ·模拟器性能评估 | 第53-54页 |
| ·分支预测器性能分析 | 第54-56页 |
| ·寄存器性能分析 | 第56-57页 |
| ·Tomasulo算法性能分析 | 第57-59页 |
| ·多端口cache性能分析 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 结束语 | 第61-62页 |
| ·工作总结 | 第61页 |
| ·展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 作者在学期间取得的学术成果 | 第66页 |
