基于RSA算法的电子系统认证芯片的物理设计
| 中文摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 引言 | 第9-16页 |
| ·课题背景及意义 | 第9-10页 |
| ·电子系统保护的意义 | 第9页 |
| ·电子系统保护方案 | 第9-10页 |
| ·课题发展现状 | 第10-14页 |
| ·电子系统认证芯片的发展现状 | 第10-11页 |
| ·加密算法的发展现状 | 第11-13页 |
| ·集成电路的发展现状 | 第13-14页 |
| ·本文研究内容及结构安排 | 第14-16页 |
| 第二章 电子系统认证芯片前端设计概述 | 第16-21页 |
| ·RSA 算法原理 | 第16-17页 |
| ·RSA 算法中公钥和私钥的产生 | 第16页 |
| ·RSA 算法的加解密过程 | 第16-17页 |
| ·RSA 算法的硬件实现 | 第17页 |
| ·系统总体架构 | 第17-18页 |
| ·电子系统认证工作流程 | 第18-19页 |
| ·前端设计综合结果 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 电子系统认证芯片的版图设计 | 第21-70页 |
| ·版图设计基本流程介绍 | 第21-24页 |
| ·设计平台介绍 | 第21-22页 |
| ·版图设计基本流程 | 第22-24页 |
| ·布图规划 | 第24-44页 |
| ·设计导入 | 第24-27页 |
| ·确定芯片信息 | 第27-28页 |
| ·芯片 I/O 规划 | 第28-33页 |
| ·模块放置 | 第33-34页 |
| ·电源规划 | 第34-44页 |
| ·布局 | 第44-47页 |
| ·标准单元的放置 | 第44-45页 |
| ·扫描链重组 | 第45-47页 |
| ·时钟树综合 | 第47-53页 |
| ·时钟信号的特性参数 | 第47-48页 |
| ·时钟树综合前的准备 | 第48-50页 |
| ·时钟树综合方法与结果 | 第50-53页 |
| ·布线 | 第53-56页 |
| ·全局布线 | 第53-54页 |
| ·详细布线 | 第54-56页 |
| ·静态时序分析和优化 | 第56-60页 |
| ·静态时序分析 | 第56-59页 |
| ·时序优化 | 第59页 |
| ·静态时序分析结果 | 第59-60页 |
| ·功耗与信号完整性分析 | 第60-69页 |
| ·功耗分析 | 第60-64页 |
| ·电压降分析 | 第64-66页 |
| ·电迁移分析 | 第66-68页 |
| ·串扰分析 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第四章 电子系统认证芯片的物理验证 | 第70-84页 |
| ·设计规则检查 | 第70-76页 |
| ·导出 GDSII 文件 | 第71-72页 |
| ·DRC 结果与解决方法 | 第72-76页 |
| ·天线规则检查 | 第76-78页 |
| ·电气规则检查 | 第78页 |
| ·版图与原理图一致性检查 | 第78-82页 |
| ·Spice 网表文件的准备 | 第79-80页 |
| ·版图添加标签 | 第80-81页 |
| ·LVS 结果 | 第81-82页 |
| ·等价性验证 | 第82-83页 |
| ·本章小结 | 第83-84页 |
| 结论 | 第84-86页 |
| 一、本文结论 | 第84页 |
| 二、本文特色 | 第84-85页 |
| 三、展望 | 第85-86页 |
| 参考文献 | 第86-91页 |
| 致谢 | 第91-92页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第92页 |
