| 摘要 | 第1-3页 |
| Abstract | 第3-7页 |
| 第一章 引言 | 第7-13页 |
| ·研究的背景和意义 | 第7-8页 |
| ·AES 算法的发展历程 | 第8页 |
| ·AES 算法的工作模式及实现方式 | 第8-9页 |
| ·分组密码的工作模式 | 第8-9页 |
| ·AES 算法的实现方式 | 第9页 |
| ·AES 算法的研究现状 | 第9-10页 |
| ·单片机、ARM 和 DSP 实现的研究现状 | 第9-10页 |
| ·算法设计原理的研究现状 | 第10页 |
| ·本论文的主要工作和结构 | 第10-13页 |
| ·本论文的主要工作 | 第10-11页 |
| ·本论文结构 | 第11-13页 |
| 第二章 AES 算法描述 | 第13-27页 |
| ·数学基础 | 第13-17页 |
| ·有限域 | 第13页 |
| ·字节运算 | 第13-15页 |
| ·xtime( )运算 | 第15-16页 |
| ·字运算 | 第16-17页 |
| ·AES 算法的整体结构 | 第17-20页 |
| ·常用术语 | 第17页 |
| ·加、解密的输入输出 | 第17-18页 |
| ·加、解密流程 | 第18-20页 |
| ·AES 算法的轮变换 | 第20-25页 |
| ·字节替换与逆字节替换 | 第20-22页 |
| ·行移位变换与逆行移位变换 | 第22-23页 |
| ·列混合变换与逆列混合变换 | 第23-24页 |
| ·轮密钥加与逆轮密钥加 | 第24-25页 |
| ·AES 算法的密钥扩展 | 第25-27页 |
| 第三章 AES 算法的设计 | 第27-41页 |
| ·整体结构设计 | 第27-29页 |
| ·加解密模块设计 | 第29-38页 |
| ·加解密模块结构分析 | 第29页 |
| ·加解密模块结构设计 | 第29-31页 |
| ·（逆）字节-行移位变换单元设计 | 第31-34页 |
| ·（逆）列混合变换单元设计 | 第34-36页 |
| ·轮密钥加变换单元设计 | 第36页 |
| ·密钥调度单元设计 | 第36-38页 |
| ·控制单元设计 | 第38页 |
| ·接口模块设计 | 第38-41页 |
| ·输入接口模块设计 | 第38-39页 |
| ·输出接口模块设计 | 第39-41页 |
| 第四章 AES 算法在 FPGA 上的仿真验证 | 第41-53页 |
| ·Quartus II 简介与 FPGA 器件选择 | 第41-42页 |
| ·Quartus II 简介 | 第41-42页 |
| ·FPGA 器件选择 | 第42页 |
| ·密钥调度单元仿真验证 | 第42-43页 |
| ·轮变换单元仿真验证 | 第43-47页 |
| ·（逆）字节-行移位变换单元仿真验证 | 第43-44页 |
| ·（逆）列混合变换单元仿真验证 | 第44-45页 |
| ·轮密钥加变换单元仿真验证 | 第45-47页 |
| ·加解密模块加、解密仿真验证 | 第47-48页 |
| ·接口模块仿真验证 | 第48-50页 |
| ·输入接口模块仿真验证 | 第48-49页 |
| ·输出接口模块仿真验证 | 第49-50页 |
| ·系统整体仿真验证 | 第50-53页 |
| ·仿真结果 | 第50-51页 |
| ·性能分析与比较 | 第51-53页 |
| 第五章 AES 算法 IP 核在 ARM 中的应用测试 | 第53-60页 |
| ·AES 算法 IP 核模块化 | 第53-54页 |
| ·IP 核简介 | 第53页 |
| ·EP2C8 FPGA NIOS 开发板简介 | 第53-54页 |
| ·AES 算法在 FPGA 开发板上的实现 | 第54页 |
| ·ARM 嵌入式系统硬件设计 | 第54-56页 |
| ·ARM 嵌入式系统硬件结构 | 第54页 |
| ·ARM 嵌入式系统硬件电路设计 | 第54-56页 |
| ·应用测试 | 第56-60页 |
| ·应用测试系统结构 | 第56页 |
| ·应用测试系统实物照片 | 第56-57页 |
| ·ARM 应用测试程序设计 | 第57-58页 |
| ·测试结果 | 第58-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 致谢 | 第64-65页 |
| 个人简历、在学期间发表的学术论文 | 第65页 |