数字信号处理器IP核功能测试及故障测试数据压缩方法
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-18页 |
| ·研究背景 | 第11-16页 |
| ·研究意义 | 第16-17页 |
| ·课题的研究内容和论文安排 | 第17-18页 |
| 第二章 测试原理及测试方法 | 第18-25页 |
| ·测试简介 | 第18页 |
| ·测试基本概念 | 第18-21页 |
| ·逻辑电路测试生成 | 第21-23页 |
| ·组合电路的测试生成 | 第21-22页 |
| ·组合电路的测试生成 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 测试数据压缩 | 第25-48页 |
| ·测试数据压缩分类 | 第25-35页 |
| ·测试集压缩 | 第25-27页 |
| ·内建自测试 | 第27-33页 |
| ·测试数据压缩 | 第33-35页 |
| ·基于统计的编码压缩算法 | 第35-41页 |
| ·Shannon-Fano 编码 | 第35-36页 |
| ·哈夫曼编码 | 第36-38页 |
| ·选择性哈夫曼编码 | 第38-40页 |
| ·9 值编码 | 第40-41页 |
| ·基于游程的编码压缩算法 | 第41-47页 |
| ·基本行程编码 | 第41页 |
| ·定长行程编码 | 第41-42页 |
| ·Golomb 编码 | 第42-44页 |
| ·FDR 编码 | 第44-46页 |
| ·交替游程编码 | 第46-47页 |
| ·基于字典的编码压缩算法 | 第47页 |
| ·本章小结 | 第47-48页 |
| 第四章 T DSP 介绍 | 第48-58页 |
| ·简介 | 第48-49页 |
| ·系统架构 | 第49-53页 |
| ·存储系统 | 第53-55页 |
| ·流水线 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 T DSP 自动测试设计 | 第58-70页 |
| ·IP 核测试技术 | 第58-60页 |
| ·数字逻辑核测试 | 第58页 |
| ·存储器核测试 | 第58-59页 |
| ·模拟/混合电路核测试 | 第59页 |
| ·处理器核测试 | 第59-60页 |
| ·测试访问机制 | 第60-62页 |
| ·T DSP 测试流程 | 第62-63页 |
| ·T DSP 测试方法 | 第63-69页 |
| ·单指令测试 | 第63-65页 |
| ·多指令测试 | 第65-66页 |
| ·应用程序测试 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 数据压缩算法实现 | 第70-78页 |
| ·数据分块兼容互补编码压缩算法 | 第71-76页 |
| ·算法原理 | 第71-73页 |
| ·编码过程 | 第73-74页 |
| ·解码器及FSM 的状态图 | 第74-76页 |
| ·以标准FDR 码为参照的实验结果 | 第76页 |
| ·解码器与T DSP CORE 的交互 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 第七章 总结和展望 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82-83页 |
| 攻读硕士学位期间已发表或录用的论文 | 第83-85页 |
