| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-15页 |
| ·课题研究背景 | 第7-8页 |
| ·国内外的发展情况 | 第8页 |
| ·可测试性设计的内容 | 第8-13页 |
| ·存储器的内建自测试MBIST | 第9-10页 |
| ·边界扫描测试 | 第10-12页 |
| ·基于JTAG片上调试系统 | 第12-13页 |
| ·论文结构安排 | 第13-15页 |
| 2 JTAG接口的原理及结构 | 第15-30页 |
| ·JTAG的基本结构 | 第15-16页 |
| ·测试存取通道TAP | 第16-17页 |
| ·TAP控制器 | 第17-20页 |
| ·指令寄存器 | 第20页 |
| ·测试数据寄存器 | 第20-22页 |
| ·旁路寄存器(Bypass Register) | 第20-21页 |
| ·边界扫描寄存器(Boundary-scan Register) | 第21页 |
| ·器件标志寄存器(ID Code Register) | 第21页 |
| ·专用功能寄存器 | 第21-22页 |
| ·JTAG指令 | 第22页 |
| ·ARM11的JTAG调试接口 | 第22-29页 |
| ·调试寄存器 | 第23-25页 |
| ·指令 | 第25-26页 |
| ·扫描链 | 第26-27页 |
| ·本设计中使用的寄存器 | 第27-29页 |
| ·本章小节 | 第29-30页 |
| 3 基于基带芯片的JTAG设计方案 | 第30-49页 |
| ·基带芯片的测试需求分析 | 第30-31页 |
| ·JTAG的端口信号 | 第31-32页 |
| ·寄存器及测试指令集的设计 | 第32-35页 |
| ·TAP控制器的实现 | 第35-40页 |
| ·边界扫描的控制逻辑及扫描单元的设计 | 第40-44页 |
| ·边界扫描的控制逻辑设计 | 第40-41页 |
| ·扫描单元的设计 | 第41-44页 |
| ·内建自测试的控制逻辑设计 | 第44-47页 |
| ·片上调试测试的控制逻辑设计 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 4 JTAG接口在芯片的具体应用及仿真 | 第49-62页 |
| ·系统测试平台 | 第49-51页 |
| ·测试控制的系统级结构 | 第51-52页 |
| ·旁路测试 | 第52-53页 |
| ·器件标志寄存器测试模式 | 第53-54页 |
| ·边界扫描模式 | 第54-56页 |
| ·内建自测试模式 | 第56-57页 |
| ·片上调试模式 | 第57-61页 |
| ·ICE调试 | 第57-59页 |
| ·ETM调试 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 5 总结和展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-66页 |