深亚微米集成电路互连极限的研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第1章 绪论 | 第10-15页 |
| ·研究的背景和意义 | 第10-12页 |
| ·引言 | 第10页 |
| ·研究背景 | 第10-12页 |
| ·研究意义 | 第12页 |
| ·研究概况 | 第12-13页 |
| ·本文的主要研究工作 | 第13页 |
| 参考文献 | 第13-15页 |
| 第2章 互连线极限概述 | 第15-28页 |
| ·引言 | 第15-17页 |
| ·互连线简介 | 第15-16页 |
| ·互连极限与集成工艺 | 第16-17页 |
| ·基本理论级 | 第17-19页 |
| ·信号的最大传输速率 | 第17-18页 |
| ·信号的最小能量 | 第18页 |
| ·信号的噪声极限 | 第18-19页 |
| ·器件级 | 第19-26页 |
| ·性能极限 | 第19-22页 |
| ·串扰极限 | 第22-26页 |
| ·电路级 | 第26页 |
| ·本章小结 | 第26-27页 |
| 参考文献 | 第27-28页 |
| 第3章 全局互连线优化 | 第28-62页 |
| ·引言 | 第28页 |
| ·无缓冲器插入下基于RC模型的全局互连线的优化 | 第28-37页 |
| ·理论分析 | 第28-30页 |
| ·仿真结果与结论 | 第30-37页 |
| ·有缓冲器插入下基于RC模型的全局互连线的优化 | 第37-55页 |
| ·理论分析 | 第37-44页 |
| ·仿真结果与结论 | 第44-55页 |
| ·基于RC模型的全局互连线有无缓冲器插入的比较 | 第55页 |
| ·有缓冲器插入下基于RLC模型的全局互连线的优化 | 第55-60页 |
| ·理论分析 | 第55-57页 |
| ·仿真结果 | 第57-59页 |
| ·结果讨论 | 第59-60页 |
| ·本章小结 | 第60页 |
| 参考文献 | 第60-62页 |
| 第4章 互连线模型和CMOS模型的影响分析 | 第62-94页 |
| ·引言 | 第62-64页 |
| ·互连线模型介绍 | 第64-71页 |
| ·RC模型 | 第65-66页 |
| ·RLC模型 | 第66-69页 |
| ·传输线模型 | 第69-71页 |
| ·分布RC和分布RLC模型比较 | 第71-75页 |
| ·互连线参数 | 第71页 |
| ·基于HSPICE的仿真结果 | 第71-74页 |
| ·结果与讨论 | 第74-75页 |
| ·互连线模型的选取 | 第75-77页 |
| ·CMOS电路特性 | 第77-83页 |
| ·HSPICE中CMOS模型介绍 | 第83-89页 |
| ·一级模型介绍 | 第83-85页 |
| ·二级模型介绍 | 第85-88页 |
| ·三级模型介绍 | 第88-89页 |
| ·BSIM模型介绍 | 第89页 |
| ·互连线与CMOS级联分析 | 第89-93页 |
| ·电路及参数 | 第89-90页 |
| ·HSPICE仿真结果 | 第90-92页 |
| ·结果与讨论 | 第92-93页 |
| ·本章小结 | 第93页 |
| 参考文献 | 第93-94页 |
| 第5章 总结和展望 | 第94-95页 |
| ·研究总结 | 第94页 |
| ·研究展望 | 第94-95页 |
| 附录 | 第95-102页 |
| 致谢 | 第102-103页 |
| 攻读硕士学位期间已发表或录用的论文 | 第103-104页 |
| 上海交通大学学位论文答辩决议书 | 第104-106页 |
