低抖动自校准锁相环设计

摘要	第1-5页
Abstract	第5-6页
第一章 引言	第6-9页
·研究背景和目的	第6页
·锁相环现状及应用	第6页
·锁相环的性能特性	第6-9页
第二章 自校准锁相环的建模	第9-31页
·锁相环的工作原理	第9-17页
·环路参数设计	第10-15页
·PLL相位数学模型	第15-17页
·PLL的基本模块的模型及工作原理	第17-30页
·鉴相鉴频器	第17-20页
·电荷泵	第20-22页
·低通滤波器	第22-24页
·压控振荡器	第24-26页
·分频器	第26-28页
·自校准锁相环的整体模型	第28-30页
·小节	第30-31页
第三章 锁相环噪音分析	第31-41页
·噪音介绍	第31-33页
·相位噪音	第31-32页
·时钟抖动	第32-33页
·电路模块的噪音分析	第33-35页
·PFD/CP线性模型	第33-34页
·LPF线性模型	第34页
·VCO线性模型	第34-35页
·分频器线性模型	第35页
·各部分对最终输出信号噪音的影响	第35-40页
·PFD	第36-37页
·CP	第37-38页
·VCO	第38-40页
·小节	第40-41页
第四章 自校准锁相环的设计	第41-60页
·应用于锁相环的自校准技术	第41-47页
·频率比较型自校准锁相环	第41-44页
·电压比较型自校准锁相环	第44-47页
·鉴相鉴频器电路设计	第47-49页
·电荷泵电路设计	第49-51页
·压控振荡器电路设计	第51-53页
·分频器设计	第53-54页
·自校准锁相环的实现	第54-59页
·小节	第59-60页
第五章 自校准锁相环的试验结果	第60-65页
·版图实现	第60-61页
·电路测试	第61-64页
·小节	第64-65页
第六章 设计总结	第65-66页
参考文献	第66-67页
致谢	第67-68页