| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 研究背景 | 第11-12页 |
| 1.1.1 环境背景 | 第11页 |
| 1.1.2 设计背景 | 第11-12页 |
| 1.2 国内外研究概况 | 第12-14页 |
| 1.3 课题来源和研究意义 | 第14页 |
| 1.3.1 选题依据 | 第14页 |
| 1.3.2 研究意义 | 第14页 |
| 1.4 本文主要研究内容及组织结构 | 第14-16页 |
| 1.4.1 本文主要研究内容 | 第14-15页 |
| 1.4.2 本文的组织结构 | 第15-16页 |
| 1.5 本章小结 | 第16-17页 |
| 第二章 相关技术研究 | 第17-25页 |
| 2.1 片上网络的发展 | 第17-18页 |
| 2.2 芯片中错误产生的原因及类型 | 第18-21页 |
| 2.2.1 芯片中错误产生原因 | 第19-20页 |
| 2.2.2 错误类型 | 第20-21页 |
| 2.3 数据链路层容错方法 | 第21-24页 |
| 2.3.1 传统差错控制原理 | 第21页 |
| 2.3.2 数据链路层容错机制 | 第21-23页 |
| 2.3.3 常见纠错算法 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 NoC容错分析 | 第25-43页 |
| 3.1 NoC结构 | 第25-27页 |
| 3.1.1 虚通道虫孔路由结构 | 第25-27页 |
| 3.1.2 数据包组成 | 第27页 |
| 3.2 NoC中软错误分析 | 第27-29页 |
| 3.2.1 软错误建模 | 第27-29页 |
| 3.2.2 NoC中MBU软错误产生的影响 | 第29页 |
| 3.3 传统ECC编码方法 | 第29-42页 |
| 3.3.1 ECC纠错检错结构 | 第30页 |
| 3.3.2 海明编码原理 | 第30-32页 |
| 3.3.3 SECDED编码原理 | 第32-36页 |
| 3.3.4 BCH编码纠四检五算法编码 | 第36-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 基于二维纠错码的NoC容MBU软错误设计与实现 | 第43-56页 |
| 4.1 基于二维纠错码的NoC容MBU软错误设计 | 第43-49页 |
| 4.1.1 EDC算法 | 第43-44页 |
| 4.1.2 NoC容MBU软错误的二维纠错码原理 | 第44-49页 |
| 4.2 基于二维纠错码的NoC容MBU软错误实现 | 第49-55页 |
| 4.2.1 实验环境介绍 | 第49-51页 |
| 4.2.2 实验方法及目标 | 第51-55页 |
| 4.3 本章小结 | 第55-56页 |
| 第五章 基于二维纠错码的NoC容MBU软错误性能评估 | 第56-68页 |
| 5.1 片上网络容错评估标准 | 第56-57页 |
| 5.2 NoC容MBU软错误的二维纠错码的纠错能力评估 | 第57-59页 |
| 5.3 NoC容MBU软错误的二维纠错码的面积开销理论分析 | 第59-60页 |
| 5.4 NoC容MBU软错误的二维纠错码的硬件开销评估 | 第60-66页 |
| 5.4.1 NoC容MBU软错误的二维纠错码硬件实现的验证 | 第60-63页 |
| 5.4.2 NoC容MBU软错误的二维纠错码的面积开销评估 | 第63-65页 |
| 5.4.3 NoC容MBU软错误的二维纠错码的综合时间评估 | 第65-66页 |
| 5.5 最优二维纠错码 | 第66-67页 |
| 5.5.1 二维纠错码行列组合分析 | 第66-67页 |
| 5.5.2 最优二维纠错码行列组合验证 | 第67页 |
| 5.6 本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 工作总结 | 第68页 |
| 6.2 工作展望 | 第68-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
