| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 选题背景和选题意义 | 第15-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.2.1 PCIE交换芯片研究现状 | 第17页 |
| 1.2.2 FPGA原型验证研究现状 | 第17-18页 |
| 1.3 课题来源和论文章节安排 | 第18-21页 |
| 第二章 PCIE交换芯片和原型验证平台相关协议 | 第21-41页 |
| 2.1 PCIE交换芯片 | 第21-25页 |
| 2.1.1 PCIE交换芯片特性 | 第21-22页 |
| 2.1.2 芯片模块结构与组成 | 第22-25页 |
| 2.2 PCI Express协议 | 第25-30页 |
| 2.2.1 PCI Express链路 | 第25-26页 |
| 2.2.2 PCI Express的拓扑结构 | 第26-28页 |
| 2.2.3 PCI Express层次结构 | 第28-29页 |
| 2.2.4 PCI Express数据包 | 第29-30页 |
| 2.3 JTAG协议 | 第30-35页 |
| 2.3.1 JTAG基本信号线 | 第30-31页 |
| 2.3.2 TAP状态机 | 第31-34页 |
| 2.3.3 数据寄存器访问的一般过程 | 第34-35页 |
| 2.4 AMBAAHB总线协议 | 第35-39页 |
| 2.4.1 AMBAAHB总线概括 | 第35-36页 |
| 2.4.2 典型的AHB系统设计 | 第36页 |
| 2.4.3 AMBAAHB操作概括 | 第36-37页 |
| 2.4.4 AMBAAHB信号 | 第37-38页 |
| 2.4.5 AMBAAHB传输类型 | 第38-39页 |
| 2.5 本章小结 | 第39-41页 |
| 第三章 FPGA原型验证平台设计 | 第41-65页 |
| 3.1 FPGA原型验证 | 第41-45页 |
| 3.1.1 FPGA芯片结构 | 第41-42页 |
| 3.1.2 FPGA选型 | 第42-43页 |
| 3.1.3 FPGA原型验证 | 第43-45页 |
| 3.2 FPGA原型验证平台总体架构 | 第45-48页 |
| 3.3 FPGA原型验证平台软件界面 | 第48-49页 |
| 3.4 地址空间划分 | 第49-50页 |
| 3.5 PCIE TU板逻辑设计 | 第50-62页 |
| 3.5.1 HCRU模块 | 第52-56页 |
| 3.5.2 RC模块 | 第56-58页 |
| 3.5.3 EP模块 | 第58-61页 |
| 3.5.4 FPGA-PHY | 第61-62页 |
| 3.6 本章小结 | 第62-65页 |
| 第四章 虚拟仿真验证和PCI Express协议分析仪验证 | 第65-73页 |
| 4.1 仿真项列表 | 第65页 |
| 4.2 虚拟仿真验证 | 第65-70页 |
| 4.2.1 IO通路RC端口到EP端口一对一写传输测试 | 第66-67页 |
| 4.2.2 IO通路EP端口到EP端口一对一写传输测试 | 第67-68页 |
| 4.2.3 MEM通路RC端口到EP端口写传输测试 | 第68-69页 |
| 4.2.4 MEM通路EP端口到EP端口写传输测试 | 第69-70页 |
| 4.3 PCI Express协议分析仪验证 | 第70-71页 |
| 4.3.1 IO写事务的TLP、DLLP包交互过程 | 第70-71页 |
| 4.3.2 IO读事务的TLP、DLLP包交互过程 | 第71页 |
| 4.4 本章小结 | 第71-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 总结 | 第73页 |
| 5.2 展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
