| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景及意义 | 第15页 |
| 1.2 国内外研究现状 | 第15-17页 |
| 1.3 研究内容和章节安排 | 第17-19页 |
| 第二章 电源的控制和验证 | 第19-29页 |
| 2.1 电源的控制 | 第19-23页 |
| 2.1.1 系统电源状态 | 第19-20页 |
| 2.1.2 电源控制顺序 | 第20-23页 |
| 2.2 验证技术 | 第23-24页 |
| 2.3 SystemVerilog语言 | 第24页 |
| 2.4 UVM验证方法学 | 第24-28页 |
| 2.4.1 UVM中的component和object | 第25-27页 |
| 2.4.2 UVM验证平台的组织结构 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 电源顺序控制器设计 | 第29-53页 |
| 3.1 电源顺序控制器整体架构 | 第29-32页 |
| 3.2 指令设计 | 第32-35页 |
| 3.2.1 WAIT指令 | 第33页 |
| 3.2.2 寄存器操作指令 | 第33-34页 |
| 3.2.3 WAIT_TRIG指令 | 第34页 |
| 3.2.4 IO_CTRL指令 | 第34页 |
| 3.2.5 END指令和GROUP-ID | 第34-35页 |
| 3.3 PSC_INST_MEM设计 | 第35-37页 |
| 3.4 PSC_KERNEL设计 | 第37-50页 |
| 3.4.1 PSC_CORE设计 | 第39-45页 |
| 3.4.2 PSC_MB设计 | 第45-46页 |
| 3.4.3 PSC_WAIT_TIMER设计 | 第46-47页 |
| 3.4.4 PSC_WAIT_TRIG设计 | 第47-50页 |
| 3.5 PSC_REGS | 第50-52页 |
| 3.6 本章小结 | 第52-53页 |
| 第四章 电源顺序控制器功能验证 | 第53-81页 |
| 4.1 验证计划 | 第53-54页 |
| 4.2 验证平台 | 第54-63页 |
| 4.2.1 模块级验证平台结构 | 第54-56页 |
| 4.2.2 模块级验证平台的实现 | 第56-62页 |
| 4.2.3 系统级验证平台结构 | 第62-63页 |
| 4.3 模块级验证 | 第63-75页 |
| 4.3.1 仿真分析 | 第64-72页 |
| 4.3.2 覆盖率分析 | 第72-75页 |
| 4.4 系统级验证 | 第75-80页 |
| 4.5 本章小结 | 第80-81页 |
| 第五章 总结与展望 | 第81-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87-88页 |