| 摘要 | 第5-8页 |
| abstract | 第8-11页 |
| 第一章 绪论 | 第21-36页 |
| 1.1 研究背景 | 第21-23页 |
| 1.2 低功耗容错技术研究进展 | 第23-24页 |
| 1.3 基于马尔科夫场的低功耗电路设计简介 | 第24-30页 |
| 1.3.1 马尔科夫场理论 | 第24-25页 |
| 1.3.2 多级电路到马尔科夫场网络的映射 | 第25-27页 |
| 1.3.3 马尔科夫场网络结构到电路设计的映射 | 第27-29页 |
| 1.3.4 马尔科夫场电路瓶颈问题分析 | 第29-30页 |
| 1.4 本论文的主要贡献及结构安排 | 第30-35页 |
| 1.4.1 论文研究问题 | 第30页 |
| 1.4.2 论文研究技术思路 | 第30-32页 |
| 1.4.3 论文主要贡献 | 第32-34页 |
| 1.4.4 论文结构 | 第34-35页 |
| 1.5 论文基金资助及完成情况 | 第35页 |
| 1.6 本章小结 | 第35-36页 |
| 第二章 基于概率的马尔科夫场电路容错分析方法 | 第36-51页 |
| 2.1 基于概率CMOS的迭代环路容错分析方法 | 第36-47页 |
| 2.1.1 概率CMOS建模 | 第36-39页 |
| 2.1.2 基本反馈环分析模型的提取和数学建模 | 第39-41页 |
| 2.1.3 反馈基本环电路容错分析 | 第41-42页 |
| 2.1.4 仿真验证 | 第42-44页 |
| 2.1.5 版图实现和硬件测试 | 第44-47页 |
| 2.2 信息论为基础的迭代环路供电界分析方法 | 第47-50页 |
| 2.3 本章小结 | 第50-51页 |
| 第三章 基于MRF全能量的环电路设计 | 第51-60页 |
| 3.1 基于全局映射的MRF电路运算单元扩展设计 | 第51-55页 |
| 3.1.1 设计思路 | 第51-52页 |
| 3.1.2 基于全局映射的运算单元的扩展设计 | 第52-53页 |
| 3.1.3 运算单元扩展设计的分析 | 第53-54页 |
| 3.1.4 性能测试及硬件资源分析 | 第54-55页 |
| 3.2 基于循环反馈环的MRF联合优化设计 | 第55-59页 |
| 3.2.1 环形MRF概率模型 | 第55-56页 |
| 3.2.2 面积共享的NAND环 | 第56-57页 |
| 3.2.3 面积共享的NAND-NOR环 | 第57-58页 |
| 3.2.4 性能测试及硬件资源分析 | 第58-59页 |
| 3.3 本章小结 | 第59-60页 |
| 第四章 基于MRF部分能量电路设计与ASIC实现 | 第60-80页 |
| 4.1 部分簇能量 | 第60-64页 |
| 4.1.1 簇能量分割 | 第60-62页 |
| 4.1.2 对称与不对称的分割簇能量 | 第62-64页 |
| 4.1.3 部分簇能量 | 第64页 |
| 4.2 基于部分簇能量的互补对联合优化设计 | 第64-68页 |
| 4.2.1 部分簇能量互补对 | 第64-66页 |
| 4.2.2 部分簇能量互补对的超前进位加法器设计 | 第66-68页 |
| 4.3 基于部分簇能量的扩展单元联合优化设计 | 第68-72页 |
| 4.4 基于部分簇能量的超前进位加法器设计及ASIC实现 | 第72-74页 |
| 4.5 性能测试 | 第74-78页 |
| 4.5.1 Berkeley预测库测试 | 第74-76页 |
| 4.5.2 130nm IBM流片库测试 | 第76-78页 |
| 4.6 硬件测试结果 | 第78-79页 |
| 4.7 本章小结 | 第79-80页 |
| 第五章 基于MRF电路的二模冗余算法级容错结构设计 | 第80-96页 |
| 5.1 算法级冗余容错介绍 | 第80-82页 |
| 5.2 基于MRF的二模冗余容错结构设计 | 第82-95页 |
| 5.2.1 二模冗余结构设计 | 第82-83页 |
| 5.2.2 基于MRF的二模冗余第一级设计 | 第83-86页 |
| 5.2.3 基于MRF的二模冗余第二级设计 | 第86-88页 |
| 5.2.4 电路性能测试与对比 | 第88-94页 |
| 5.2.5 电路综合实现与对比 | 第94-95页 |
| 5.3 本章小结 | 第95-96页 |
| 第六章 基于概率计算表征方式的MRF-DCT的实现 | 第96-111页 |
| 6.1 概率计算 | 第96-98页 |
| 6.1.1 概率计算表征 | 第96-97页 |
| 6.1.2 概率计算逻辑运算单元 | 第97-98页 |
| 6.2 基于精简面积加法器的概率并行DCT设计 | 第98-104页 |
| 6.2.1 精简面积概率计算加法器设计 | 第99-101页 |
| 6.2.2 并行概率DCT设计 | 第101-102页 |
| 6.2.3 并行概率DCT功能测试和硬件综合结果分析 | 第102-104页 |
| 6.3 基于MRF-概率计算的串行DCT设计 | 第104-110页 |
| 6.3.1 MRF-概率计算联合设计 | 第104页 |
| 6.3.2 MRF-概率计算的DCT设计 | 第104-108页 |
| 6.3.3 MRF-概率DCT功能测试和硬件综合结果分析 | 第108-110页 |
| 6.4 本章小结 | 第110-111页 |
| 第七章 总结 | 第111-113页 |
| 7.1 全文总结 | 第111-112页 |
| 7.2 研究展望 | 第112-113页 |
| 致谢 | 第113-114页 |
| 参考文献 | 第114-122页 |
| 攻读博士学位期间取得的成果 | 第122-123页 |
