全数字三相SPWM信号产生系统IP软核设计
| 1 绪论 | 第1-17页 |
| ·PWM技术介绍 | 第9页 |
| ·集成电路的现状、发展趋势及所面临的问题 | 第9-10页 |
| ·软核设计方法 | 第10-14页 |
| ·IP核定义 | 第11-12页 |
| ·IP核特征 | 第12-13页 |
| ·IP核的测试 | 第13-14页 |
| ·研究现状以及研究的意义 | 第14-15页 |
| ·论文的研究目标和结构安排 | 第15-17页 |
| 2 SPWM及DDS技术的原理 | 第17-25页 |
| ·SPWM技术 | 第17-20页 |
| ·SPWM控制的基本原理 | 第17-18页 |
| ·SPWM的调制方式 | 第18-19页 |
| ·SPWM波形的生成方法 | 第19-20页 |
| ·DDS技术 | 第20-25页 |
| ·传统的DDS系统结构 | 第21-22页 |
| ·改进的DDS系统结构 | 第22-25页 |
| 3 三相SPWM结构设计 | 第25-53页 |
| ·系统的功能指标要求 | 第25-26页 |
| ·功能 | 第25页 |
| ·指标要求 | 第25-26页 |
| ·系统级设计 | 第26-33页 |
| ·引脚信号功能 | 第26-28页 |
| ·寄存器结构 | 第28-32页 |
| ·系统模块划分 | 第32-33页 |
| ·主电路各模块设计 | 第33-44页 |
| ·2~(n+1)时钟分频 | 第33-34页 |
| ·三角载波的生成 | 第34-35页 |
| ·正弦波查找表 | 第35页 |
| ·正弦波的产生 | 第35-38页 |
| ·分相逻辑: | 第38-40页 |
| ·乘法器 | 第40-41页 |
| ·比较器 | 第41页 |
| ·脉沖剔除 | 第41-42页 |
| ·脉冲延迟 | 第42-43页 |
| ·其它控制信号及引脚功能的实现 | 第43-44页 |
| ·接口电路设计 | 第44-53页 |
| ·接口电路的工作原理 | 第45-50页 |
| ·接口电路的实现 | 第50-53页 |
| 4 RTL代码编写与功能仿真 | 第53-66页 |
| ·代码编写风格 | 第53-61页 |
| ·verilog语言介绍 | 第54-55页 |
| ·代码可移植性 | 第55-56页 |
| ·对时钟信号编写原则 | 第56-57页 |
| ·可综合的代码风格 | 第57-61页 |
| ·功能仿真 | 第61-66页 |
| ·仿真方法 | 第61页 |
| ·仿真过程与结果分析 | 第61-66页 |
| 5 基于XC2S50PQ208芯片FPGA验证 | 第66-76页 |
| ·硬件验证介绍 | 第66页 |
| ·可编程器件概述 | 第66-67页 |
| ·FPGA的流程 | 第67-70页 |
| ·基于XC2S50PQ208的实现和分析 | 第70-73页 |
| ·XC2S50PQ208的特点 | 第70-71页 |
| ·设计实现 | 第71-73页 |
| ·结果分析 | 第73页 |
| ·适配下载验证 | 第73-76页 |
| 6 结论 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 发表论文 | 第80页 |
