| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·可测性设计叙述 | 第7-8页 |
| ·JTAG的产生背景 | 第8-9页 |
| ·边界扫描标准 | 第9-11页 |
| ·国内外发展状况 | 第11-12页 |
| ·研究内容及论文安排 | 第12-13页 |
| 第二章 JTAG的硬件模型和指令分析 | 第13-33页 |
| ·JTAG的基本原理 | 第13-14页 |
| ·JTAG的基本结构 | 第14-15页 |
| ·测试存取通道的信号 | 第15-16页 |
| ·TAP控制器 | 第16-19页 |
| ·寄存器及指令 | 第19-32页 |
| ·指令寄存器 | 第19-20页 |
| ·测试数据寄存器 | 第20-21页 |
| ·JTAG指令 | 第21-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 基于RTL级的JTAG控制器设计 | 第33-47页 |
| ·开发平台VERILOG HDL | 第33-36页 |
| ·硬件描述语言HDL | 第33页 |
| ·Bottom-up 与 Top-down设计方法 | 第33-35页 |
| ·用Verilog HDL进行硬件设计的实现过程 | 第35-36页 |
| ·JTAG控制器的设计 | 第36-45页 |
| ·顶层模块的设计 | 第36页 |
| ·模块端口的说明 | 第36-38页 |
| ·功能模块的实现说明 | 第38-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 测试平台的搭建及仿真 | 第47-54页 |
| ·测试平台（TESTBENCH） | 第47-48页 |
| ·测试程序及仿真 | 第48-53页 |
| ·测试模型选择 | 第48-49页 |
| ·不同测试模式的验证和仿真 | 第49-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 结束语 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-57页 |
| 研究成果 | 第57-58页 |