| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 1 绪论 | 第10-17页 |
| 1.1 课题研究背景及意义 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.2.1 国外研究现状 | 第12-14页 |
| 1.2.2 国内研究现状 | 第14-15页 |
| 1.3 课题研究内容及章节架构 | 第15-17页 |
| 2 系统方案设计及关键技术研究 | 第17-39页 |
| 2.1 系统指标分析 | 第17-20页 |
| 2.1.1 系统硬件指标 | 第17-18页 |
| 2.1.2 系统硬件指标分析 | 第18-20页 |
| 2.2 系统总体方案设计 | 第20-22页 |
| 2.3 多模块通信技术研究与实现方案 | 第22-31页 |
| 2.3.1 MLVDS总线特性分析 | 第23-24页 |
| 2.3.2 基于MLVDS总线的多模块通信硬件接口设计 | 第24-25页 |
| 2.3.3 基于MLVDS总线的多模块通信协议设计 | 第25-27页 |
| 2.3.4 LVDS总线特性分析 | 第27-28页 |
| 2.3.5 基于LVDS总线的多模块通信硬件接口设计 | 第28-30页 |
| 2.3.6 基于LVDS总线的多模块通信协议设计 | 第30-31页 |
| 2.4 大容量数据存储技术研究与实现方案 | 第31-36页 |
| 2.4.1 Flash特性分析 | 第31-32页 |
| 2.4.2 NAND Flash存储结构分析 | 第32-34页 |
| 2.4.3 大容量数据存储方案设计 | 第34-36页 |
| 2.5 数据回读接口与实现方案 | 第36-38页 |
| 2.5.1 USB3.0特性分析 | 第36-37页 |
| 2.5.2 CYUSB3014特性分析 | 第37-38页 |
| 2.5.3 数据回读接口设计 | 第38页 |
| 2.6 本章小结 | 第38-39页 |
| 3 NAND Flash控制器实现方法研究 | 第39-51页 |
| 3.1 NAND Flash基本操作周期时序 | 第39-41页 |
| 3.2 NAND Flash初始化 | 第41-43页 |
| 3.3 NAND Flash基本操作实现 | 第43-48页 |
| 3.3.1 读状态操作 | 第43-44页 |
| 3.3.2 NAND Flash擦除操作 | 第44-45页 |
| 3.3.3 NAND Flash内部流水线编程操作 | 第45-46页 |
| 3.3.4 NAND Flash内部流水线读操作 | 第46-47页 |
| 3.3.5 NAND Flash坏块管理 | 第47-48页 |
| 3.4 NAND Flash控制器实现方案 | 第48-50页 |
| 3.5 本章小结 | 第50-51页 |
| 4 FPGA逻辑设计与功能实现 | 第51-65页 |
| 4.1 采集模块逻辑功能实现 | 第51-53页 |
| 4.2 多模块通信逻辑功能实现 | 第53-56页 |
| 4.2.1 基于MLVDS总线的多模块通信协议逻辑功能实现 | 第53-54页 |
| 4.2.2 基于LVDS总线的多模块通信协议逻辑功能实现 | 第54-56页 |
| 4.3 传输控制模块逻辑功能实现 | 第56-64页 |
| 4.3.1 传输控制模块总体逻辑实现 | 第56-58页 |
| 4.3.2 DDR3 SDRAM缓存器逻辑实现 | 第58-61页 |
| 4.3.3 USB3.0控制器逻辑实现 | 第61-64页 |
| 4.4 本章小结 | 第64-65页 |
| 5 测试验证与结果分析 | 第65-76页 |
| 5.1 测试平台搭建 | 第65-66页 |
| 5.2 测试方案设计 | 第66-67页 |
| 5.3 测试结果与分析 | 第67-75页 |
| 5.3.1 系统数据监测功能测试 | 第67-69页 |
| 5.3.2 系统存储控制功能测试 | 第69-72页 |
| 5.3.3 系统数据采集功能测试 | 第72-73页 |
| 5.3.4 多模块通信对比测试 | 第73-75页 |
| 5.4 本章小结 | 第75-76页 |
| 6 总结与展望 | 第76-78页 |
| 6.1 总结 | 第76页 |
| 6.2 展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第82-83页 |
| 致谢 | 第83页 |
