1～32倍频低抖动锁相环的设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·课题研究背景 | 第11-12页 |
| ·国内外相关研究 | 第12-13页 |
| ·课题主要工作和研究成果 | 第13-14页 |
| ·本文的组织结构 | 第14-15页 |
| 第二章 自适应带宽技术 | 第15-30页 |
| ·基本的锁相环 | 第15-26页 |
| ·稳定性能 | 第16-19页 |
| ·动态性能 | 第19-23页 |
| ·抖动特性 | 第23-26页 |
| ·可变分频比锁相环 | 第26-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 电路设计与实现 | 第30-45页 |
| ·自适应带宽电路 | 第31-39页 |
| ·电荷泵 | 第31-33页 |
| ·压控振荡器 | 第33-36页 |
| ·自偏置电路 | 第36-38页 |
| ·分频器 | 第38-39页 |
| ·相关电路设计 | 第39-44页 |
| ·鉴频鉴相器 | 第40-41页 |
| ·差分转单端 | 第41-42页 |
| ·快速起振 | 第42-43页 |
| ·锁定检测 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 物理设计与实现 | 第45-62页 |
| ·高速数模混合版图设计 | 第45-47页 |
| ·PLL 版图 | 第47-51页 |
| ·版图后模拟 | 第51-57页 |
| ·芯片测试 | 第57-61页 |
| ·性能测量 | 第57-59页 |
| ·测试环境及结果 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 结束语 | 第62-64页 |
| ·本文工作总结 | 第62页 |
| ·未来工作展望 | 第62-64页 |
| 致谢 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 作者在学期间取得的学术成果 | 第69页 |
