| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-18页 |
| ·课题研究背景及意义 | 第13-14页 |
| ·国内外安全芯片的相关研究 | 第14-15页 |
| ·课题研究内容与成果 | 第15-17页 |
| ·本文结构 | 第17-18页 |
| 第二章 功耗分析的攻击及其防护技术 | 第18-28页 |
| ·安全芯片的攻击技术 | 第18-19页 |
| ·侵入式攻击技术 | 第18页 |
| ·非侵入式攻击技术 | 第18-19页 |
| ·功耗分析的攻击技术 | 第19-25页 |
| ·静态互补CMOS 电路的工作特性 | 第19-22页 |
| ·差分功耗攻击技术（DPA） | 第22-25页 |
| ·抗功耗分析攻击的电路研究 | 第25-27页 |
| ·DPA 防护技术概述 | 第25-26页 |
| ·掩码防护技术 | 第26页 |
| ·功耗恒定技术 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 抗功耗分析攻击的电路逻辑 | 第28-39页 |
| ·动态差分逻辑 | 第28-32页 |
| ·SABL 逻辑 | 第28-29页 |
| ·WDDL 逻辑 | 第29-31页 |
| ·MDPL 逻辑 | 第31-32页 |
| ·LBDL 逻辑 | 第32-37页 |
| ·查找表(LUT)的描述 | 第33页 |
| ·基于查找表（LBDL）逻辑 | 第33-36页 |
| ·在LBDL 逻辑中引入掩码技术 | 第36-37页 |
| ·各种动态差分逻辑的特点分析 | 第37页 |
| ·本章小结 | 第37-39页 |
| 第四章 LBDL 标准单元库的设计与实现 | 第39-63页 |
| ·数字集成电路设计方法 | 第39-41页 |
| ·全定制设计方法 | 第39页 |
| ·半定制设计方法 | 第39-40页 |
| ·设计工具 | 第40-41页 |
| ·标准单元的建库流程 | 第41-42页 |
| ·标准单元的结构设计 | 第42-47页 |
| ·LBDL 标准单元库的单元组成 | 第42-43页 |
| ·基本逻辑单元的电路设计 | 第43-45页 |
| ·触发器单元的电路设计 | 第45-47页 |
| ·时钟树单元的电路设计 | 第47页 |
| ·逻辑单元的性能模拟与比较 | 第47-49页 |
| ·逻辑单元的评价尺度 | 第47-48页 |
| ·逻辑单元的性能比较 | 第48-49页 |
| ·标准单元的版图实现 | 第49-52页 |
| ·基本单元的版图 | 第50-51页 |
| ·触发器版图 | 第51页 |
| ·Buffer 单元和反相器单元的版图 | 第51-52页 |
| ·时钟树单元的版图 | 第52页 |
| ·标准单元的特征化和仿真环境 | 第52-55页 |
| ·库模型的生成 | 第55-62页 |
| ·物理模型的生成 | 第55-58页 |
| ·时序模型的生成 | 第58-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 抗功耗攻击的密码算法的实现 | 第63-73页 |
| ·AES 算法概述 | 第63-64页 |
| ·差分布线方法 | 第64-67页 |
| ·支持差分布线的半定制流程 | 第65-67页 |
| ·基于lbdl018 标准单元库的AES 加密算法的半定制实现 | 第67-71页 |
| ·AES 的半定制实现过程 | 第67-70页 |
| ·半定制实现的AES 模块的版图 | 第70-71页 |
| ·模拟结果的分析与比较 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 结束语与工作展望 | 第73-76页 |
| ·课题工作总结 | 第73-74页 |
| ·工作展望 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-81页 |
| 作者在学期间取得的学术成果 | 第81页 |