| 致谢 | 第6-7页 |
| 摘要 | 第7-8页 |
| ABSTRACT | 第8页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 课题研究的背景和意义 | 第15-16页 |
| 1.2 数控系统的简介和发展 | 第16-17页 |
| 1.3 SOC芯片的研究现状 | 第17-18页 |
| 1.4 论文主要工作 | 第18-19页 |
| 1.5 论文结构安排 | 第19-20页 |
| 第二章 NCU(NUMERICAL CONTROL UNIT)核心芯片SOC的功能分析 | 第20-45页 |
| 2.1 系统芯片SOC的概念 | 第20-23页 |
| 2.2 NCU中片上系统SOC部分模块功能分析 | 第23-44页 |
| 2.2.1 CPU | 第23-26页 |
| 2.2.2 SPI控制器 | 第26-29页 |
| 2.2.3 DDR2 SDRAM控制器 | 第29-33页 |
| 2.2.4 UART控制器 | 第33-35页 |
| 2.2.5 PLL电路 | 第35-36页 |
| 2.2.6 PWM控制器 | 第36页 |
| 2.2.7 Nand Flash控制器 | 第36-37页 |
| 2.2.8 I~2C接口 | 第37-38页 |
| 2.2.9 Watchdog | 第38-39页 |
| 2.2.10 GPIO寄存器 | 第39页 |
| 2.2.11 RTC模块 | 第39-41页 |
| 2.2.12 USB Host | 第41-42页 |
| 2.2.13 Interrupt控制器 | 第42-43页 |
| 2.2.14 AC/DC | 第43-44页 |
| 2.3 本章小结 | 第44-45页 |
| 第三章 系统芯片测试技术 | 第45-51页 |
| 3.1 芯片测试的概述 | 第45-46页 |
| 3.2 测试种类 | 第46页 |
| 3.3 ATE简介 | 第46页 |
| 3.4 SOC芯片的可测性设计 | 第46-49页 |
| 3.4.1 扫描测试 | 第47-48页 |
| 3.4.2 内建自测试 | 第48-49页 |
| 3.5 SOC测试未来的发展方向 | 第49-50页 |
| 3.6 本章小结 | 第50-51页 |
| 第四章 SOC芯片硬件测试电路的实现 | 第51-70页 |
| 4.1 硬件电路板的总体设计 | 第51-52页 |
| 4.2 主要外围电路模块设计 | 第52-63页 |
| 4.2.1 电源部分电路的设计 | 第52-55页 |
| 4.2.2 UART模块电路设计 | 第55-56页 |
| 4.2.3 SDRAM电路设计 | 第56-57页 |
| 4.2.4 测试板复位电路设计 | 第57-58页 |
| 4.2.5 SOC外部FLASH电路设计 | 第58-60页 |
| 4.2.6 时钟电路设计 | 第60-61页 |
| 4.2.7 SD卡电路设计 | 第61-63页 |
| 4.2.8 LED电路设计 | 第63页 |
| 4.3 SOC测试板的整体电路原理图 | 第63-64页 |
| 4.4 SOC测试板的PCB设计 | 第64-69页 |
| 4.4.1 测试板PCB尺寸和层数选择 | 第64-65页 |
| 4.4.2 测试板PCB布局和布线 | 第65-67页 |
| 4.4.3 测试板PCB设计注意事项 | 第67-68页 |
| 4.4.4 SOC测试板的PCB总图 | 第68-69页 |
| 4.5 本章小结 | 第69-70页 |
| 第五章 SOC部分模块测试实验结果分析 | 第70-76页 |
| 5.1 系统调试 | 第70页 |
| 5.2 SOC测试板进行测试分析 | 第70-75页 |
| 5.2.1 芯片中DAC模块功能验证 | 第71-72页 |
| 5.2.2 芯片的PWM模块功能验证 | 第72-73页 |
| 5.2.3 芯片中Flash模块功能验证 | 第73-74页 |
| 5.2.4 芯片中DDR2模块功能验证 | 第74-75页 |
| 5.2.5 USB访问速度测试 | 第75页 |
| 5.3 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 论文小结 | 第76-77页 |
| 6.2 不足与改进 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 附录1 | 第81-82页 |
| 附录2 | 第82-83页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第83页 |