摘要 | 第4-5页 |
Abstract | 第5-6页 |
1 绪论 | 第13-19页 |
1.1 研究背景与意义 | 第13-15页 |
1.2 国内外研究现状与发展 | 第15-16页 |
1.3 高压集成电路ESD防护设计目标 | 第16页 |
1.4 面临的挑战 | 第16-17页 |
1.5 论文的结构安排 | 第17-19页 |
2 ESD防护设计的基本理论 | 第19-35页 |
2.1 ESD防护原理 | 第19页 |
2.2 ESD放电模型 | 第19-23页 |
2.2.1 人体模型(HBM) | 第20页 |
2.2.2 机器模型(MM) | 第20-21页 |
2.2.3 充电器件模型(CDM) | 第21-22页 |
2.2.4 传输线脉冲测试模型(TLP) | 第22-23页 |
2.3 ESD的测试方法 | 第23-26页 |
2.3.1 I/O引脚与电源之间的ESD应力测试 | 第24-25页 |
2.3.2 I/O引脚之间的ESD应力测试 | 第25页 |
2.3.3 VDD引脚与VSS引脚之间的ESD应力测试 | 第25-26页 |
2.4 ESD防护方案的设计 | 第26-31页 |
2.4.1 器件级ESD防护方法 | 第26-27页 |
2.4.2 ESD的设计窗口 | 第27-29页 |
2.4.3 电路级ESD防护方法 | 第29-31页 |
2.5 SentaurusTCAD | 第31-34页 |
2.5.1 TCAD仿真技术的发展历程 | 第31页 |
2.5.2 器件仿真的基本流程 | 第31-33页 |
2.5.3 TCAD仿真软件的物理模型及数学解析方法 | 第33-34页 |
2.6 本章小结 | 第34-35页 |
3 ESD防护器件的研究与优化设计 | 第35-52页 |
3.1 二极管的ESD防护研究 | 第35-39页 |
3.1.2 参数d3对二极管性能的影响 | 第37-38页 |
3.1.3 基于二极管的ESD防护方案 | 第38-39页 |
3.2 BJT的ESD防护研究 | 第39-41页 |
3.2.1 BJT的ESD防护原理 | 第39-40页 |
3.2.2 BJT的TCAD仿真分析 | 第40-41页 |
3.2.3 基于BJT的ESD防护方案 | 第41页 |
3.3 MOSFET的ESD防护研究 | 第41-45页 |
3.3.1 GGNMOS器件的ESD防护原理 | 第42-43页 |
3.3.2 55nm工艺下GGNMOS的流片测试 | 第43-44页 |
3.3.3 提高GGNMOS的维持电压的设计方案 | 第44-45页 |
3.4 SCR的ESD防护研究 | 第45-51页 |
3.4.1 闩锁效应(Latch-up) | 第46-48页 |
3.4.2 传统SCR的ESD防护原理 | 第48-50页 |
3.4.3 SCR器件TCAD仿真研究 | 第50-51页 |
3.5 ESD防护器件的性能对比 | 第51页 |
3.6 本章小结 | 第51-52页 |
4 新型高压集成电路防闩锁的ESD防护研究与设计 | 第52-65页 |
4.1 高压ESD防护方案 | 第52-53页 |
4.2 0.18μm工艺下SCR器件的流片测试 | 第53页 |
4.3 提高SCR防护器件维持电压的方法 | 第53-56页 |
4.4 新型高维持电压的SCR结构 | 第56-64页 |
4.4.1 新型HHVSCR结构及其原理分析 | 第56-58页 |
4.4.2 新型HHVSCR器件的TCAD仿真分析 | 第58-60页 |
4.4.3 关键尺寸NIL深度的影响 | 第60-63页 |
4.4.4 关键尺寸参数d3的影响 | 第63-64页 |
4.5 本章小节 | 第64-65页 |
5 新型HHVSCR堆叠结构的研究与设计 | 第65-75页 |
5.1 堆叠低压ESD器件的研究 | 第65-68页 |
5.2 新型HHVSCR结构性能的优化设计 | 第68-71页 |
5.3 新型HHVSCR堆叠结构的研究与分析 | 第71-73页 |
5.3.1 HHVSCR的堆叠结构 | 第71-72页 |
5.3.2 HHVSCR堆叠结构的仿真分析 | 第72-73页 |
5.4 性能对比 | 第73页 |
5.5 本章小节 | 第73-75页 |
6 总结与展望 | 第75-77页 |
6.1 论文总结 | 第75-76页 |
6.2 展望 | 第76-77页 |
参考文献 | 第77-80页 |
个人简历与研究成果 | 第80-81页 |
致谢 | 第81页 |