基于55nm工艺芯片内测温电路的研究与设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 芯片内测温电路的研究背景 | 第9-10页 |
| 1.2 芯片内测温电路的发展现状 | 第10-12页 |
| 1.3 论文内容及章节安排 | 第12-13页 |
| 第2章 芯片内测温电路基本理论 | 第13-25页 |
| 2.1 芯片内测温电路的结构 | 第13-14页 |
| 2.2 带隙基准电路理论分析 | 第14-17页 |
| 2.2.1 感温器件基本理论 | 第14-15页 |
| 2.2.2 带隙基准电路基本理论 | 第15-17页 |
| 2.3 模数转换电路原理 | 第17-24页 |
| 2.3.1 ADC主要性能指标 | 第18-19页 |
| 2.3.2 ADC电路结构分析 | 第19-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 带隙基准电路的分析与设计 | 第25-35页 |
| 3.1 带隙基准电路的分析 | 第25-28页 |
| 3.1.1 带隙基准主要性能参数 | 第25页 |
| 3.1.2 带隙基准电路常用结构 | 第25-28页 |
| 3.2 带隙基准电压电路设计 | 第28-32页 |
| 3.3 带隙基准电路的仿真结果分析 | 第32-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第4章 SARADC电路的设计与分析 | 第35-52页 |
| 4.1 采样-保持电路的设计 | 第35-39页 |
| 4.1.1 MOS开关电路 | 第35-36页 |
| 4.1.2 MOS开关电路的非线性分析 | 第36-38页 |
| 4.1.3 栅压自举开关电路设计 | 第38-39页 |
| 4.2 比较器电路的设计 | 第39-43页 |
| 4.2.1 比较器的性能分析 | 第39-40页 |
| 4.2.2 运放结构比较器延时分析 | 第40-41页 |
| 4.2.3 动态锁存比较器设计 | 第41-43页 |
| 4.3 DAC电路设计 | 第43-46页 |
| 4.3.1 DAC电路分析 | 第43-45页 |
| 4.3.2 分段式电荷再分配电路设计 | 第45-46页 |
| 4.4 SAR逻辑控制电路的设计 | 第46-47页 |
| 4.5 SARADC电路的仿真与分析 | 第47-51页 |
| 4.5.1 栅压自举开关电路仿真 | 第47-48页 |
| 4.5.2 比较器电路仿真结果分析 | 第48-49页 |
| 4.5.3 SARADC整体仿真结果分析 | 第49-51页 |
| 4.6 本章小结 | 第51-52页 |
| 第5章 版图设计与后仿真分析 | 第52-60页 |
| 5.1 带隙基准电路版图设计与后仿真 | 第52-55页 |
| 5.1.1 带隙基准电路版图设计 | 第52-53页 |
| 5.1.2 带隙基准电路后仿真及结果分析 | 第53-55页 |
| 5.2 SARADC电路版图设计及后仿真 | 第55-58页 |
| 5.2.1 SARADC电路版图设计 | 第55-57页 |
| 5.2.2 SARADC电路的后仿真及结果分析 | 第57-58页 |
| 5.3 芯片测温电路版图设计 | 第58-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第6章 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 在学研究成果 | 第64-65页 |
| 致谢 | 第65页 |
