基于FPGA的LZW-RS数据压缩编码系统的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究的背景及意义 | 第8-9页 |
| ·国内外研究现状和发展趋势 | 第9-11页 |
| ·本文研究的主要内容及章节安排 | 第11-12页 |
| 第二章 常用数据压缩算法及基本理论介绍 | 第12-22页 |
| ·信息量、熵和冗余度 | 第12-14页 |
| ·常用数据压缩算法介绍 | 第14-15页 |
| ·常用数据无损压缩算法 | 第15-17页 |
| ·Lzw 算法原理分析 | 第17-22页 |
| ·Lzw 算法的压缩过程 | 第18-19页 |
| ·Lzw 算法的解压缩过程 | 第19-22页 |
| 第三章 FPGA 开发工具及设计流程 | 第22-28页 |
| ·QuartusⅡ7.2 简介 | 第22-26页 |
| ·Quartus Ⅱ设计方法 | 第24-26页 |
| ·Modelsim 简介 | 第26-28页 |
| ·基本仿真步骤 | 第26-28页 |
| 第四章 系统设计与实现 | 第28-53页 |
| ·数据压缩模块的设计 | 第28-43页 |
| ·总体设计思想 | 第29-30页 |
| ·并行匹配设计 | 第30-31页 |
| ·输入数据缓存模块 | 第31-33页 |
| ·字典模块 | 第33-37页 |
| ·字典匹配模块 | 第37-42页 |
| ·字典更新模块 | 第42-43页 |
| ·RS 容错校验模块设计 | 第43-52页 |
| ·RS(N,K)编码器的原理 | 第44页 |
| ·编码运算 | 第44-47页 |
| ·编码器电路描述 | 第47-49页 |
| ·RS（5，3）编码器电路描述 | 第49-51页 |
| ·Mult_by_alpha51 模块电路描述 | 第51-52页 |
| 本章小结 | 第52-53页 |
| 第五章 仿真与测试 | 第53-65页 |
| ·Lzw 数据压缩模块仿真 | 第53-55页 |
| ·RS 模块的仿真 | 第55-59页 |
| ·编码测试 | 第55-57页 |
| ·解码测试 | 第57-58页 |
| ·容错校验测试 | 第58-59页 |
| ·综合测试 | 第59-61页 |
| ·分析与比较 | 第61-65页 |
| ·系统时序分析 | 第61-63页 |
| ·容错性能分析 | 第63-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-70页 |
| 攻读硕士学位期间发表的论文 | 第70页 |
