| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第15-25页 |
| 1.1 研究背景与意义 | 第15-20页 |
| 1.1.1 集成电路的可靠性 | 第15-17页 |
| 1.1.2 集成电路老化效应 | 第17-20页 |
| 1.2 国内外电路老化研究现状 | 第20-23页 |
| 1.3 本文的主要工作及内容安排 | 第23-25页 |
| 第二章 电路老化模型研究 | 第25-38页 |
| 2.1 老化效应的独立模型 | 第25-32页 |
| 2.1.1 BTI模型 | 第25-29页 |
| 2.1.2 TDDB模型 | 第29-31页 |
| 2.1.3 HCI模型 | 第31-32页 |
| 2.2 老化效应的联合模型 | 第32-35页 |
| 2.2.1 NBTI与PBTI的联合研究 | 第32-33页 |
| 2.2.2 TDDB与NBTI的联合模型 | 第33-34页 |
| 2.2.3 HCI与NBTI的混合模型 | 第34-35页 |
| 2.3 Hspice仿真工具 | 第35-37页 |
| 2.4 本章小结 | 第37-38页 |
| 第三章 一种综合PBTI与TDDB效应的混合时延模型 | 第38-46页 |
| 3.1 研究动机 | 第38页 |
| 3.2 时延模型的建立 | 第38-42页 |
| 3.2.1 R_n、△V_(th)联合对时延的影响 | 第39-41页 |
| 3.2.2 R_(n+1)、△V_(th)联合对时延的影响 | 第41-42页 |
| 3.3 实验结果及分析 | 第42-45页 |
| 3.3.1 Hspice仿真结果分析 | 第42-44页 |
| 3.3.2 与先前模型比较 | 第44-45页 |
| 3.4 小结 | 第45-46页 |
| 第四章 T-D机制下的PBTI时延模型 | 第46-54页 |
| 4.1 研究动机 | 第46-47页 |
| 4.2 模型的建立与计算 | 第47-50页 |
| 4.2.1 PBTI俘获释放机制模型的建立 | 第47-49页 |
| 4.2.2 PBTI俘获释放机制模型的计算 | 第49-50页 |
| 4.3 实验结果与分析 | 第50-52页 |
| 4.3.1 模型的正确性验证 | 第50-51页 |
| 4.3.2 PBTI效应下T-D模型对老化预测防护的改善 | 第51-52页 |
| 4.4 小结 | 第52-54页 |
| 第五章 结论与展望 | 第54-56页 |
| 5.1 论文总结 | 第54页 |
| 5.2 下一步工作展望 | 第54-56页 |
| 参考文献 | 第56-61页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第61页 |
