| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-13页 |
| ·集成电路设计概述 | 第8-10页 |
| ·集成电路发展带来的挑战 | 第10-11页 |
| ·本文研究的主要内容 | 第11-12页 |
| ·论文结构安排 | 第12-13页 |
| 2 NUCSoC 芯片时序约束与物理综 | 第13-23页 |
| ·时序约束一般方法 | 第13-14页 |
| ·NUCSoC 芯片时序约束 | 第14-21页 |
| ·NUCSoC 芯片物理综合流程 | 第21-22页 |
| ·小结 | 第22-23页 |
| 3 NUCSoC 芯片布局布线设计 | 第23-55页 |
| ·数据准备 | 第24-26页 |
| ·预布局 | 第26-32页 |
| ·功耗优化 | 第32-42页 |
| ·时序优化 | 第42-54页 |
| ·小结 | 第54-55页 |
| 4 NUCSoC 芯片物理验证 | 第55-67页 |
| ·时序验证 | 第55-56页 |
| ·功耗验证 | 第56页 |
| ·版图布局合理性验证 | 第56-60页 |
| ·DRC 验证 | 第60-64页 |
| ·LVS 验证 | 第64-66页 |
| ·小结 | 第66-67页 |
| 5 总结与展望 | 第67-68页 |
| ·总结 | 第67页 |
| ·展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 附录1 攻读硕士期间发表的论文 | 第72页 |