| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-15页 |
| ·论文研究背景及意义 | 第7-10页 |
| ·深亚微米工艺下互连线设计所面临的问题 | 第7-8页 |
| ·NoC 中的互连 | 第8-10页 |
| ·国内外相关研究状况 | 第10-12页 |
| ·数据编码技术国内外发展状况 | 第10-12页 |
| ·低摆幅电路国内外发展状况 | 第12页 |
| ·课题主要内容 | 第12-14页 |
| ·论文主要章节安排 | 第14-15页 |
| 第二章 深亚微米互连模型 | 第15-25页 |
| ·互连结构简介 | 第15-18页 |
| ·传统互连线结构 | 第16-17页 |
| ·深亚微米互连线结构 | 第17-18页 |
| ·深亚微米互连线功耗模型 | 第18-20页 |
| ·互连线延时模型 | 第20-22页 |
| ·传统互连线 Elmore 延时模型 | 第20页 |
| ·深亚微米工艺下互连线延时模型 | 第20-22页 |
| ·互连线差错模型 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 数据编码技术 | 第25-35页 |
| ·数据编码技术简介 | 第25-26页 |
| ·数据编码技术 | 第26-32页 |
| ·低功耗编码 | 第26-28页 |
| ·串扰抑制编码 | 第28-31页 |
| ·检错/纠错编码 | 第31-32页 |
| ·统一编码方法 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 低摆幅电路及其仿真 | 第35-47页 |
| ·低摆幅技术简介 | 第35-39页 |
| ·传统互连线信号传输技术 | 第35-36页 |
| ·低摆幅信号传输技术 | 第36-38页 |
| ·信号预加重技术 | 第38-39页 |
| ·传统型低摆幅电路 | 第39-42页 |
| ·SSDLC 型低摆幅电路 | 第40-41页 |
| ·mj-db 低摆幅发送接收电路 | 第41-42页 |
| ·预加重型低摆幅电路 | 第42-45页 |
| ·基于延时型预加重低摆幅电路 | 第42-44页 |
| ·电容型预加重低摆幅电路 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第五章 基于低功耗编码和低摆幅电路的 NoC 互连结构设计 | 第47-63页 |
| ·整体互连结构设计 | 第47-49页 |
| ·串行 EFPC-BI 编码方案 | 第49-53页 |
| ·串行低功耗串扰抑制编码原理和整体方案 | 第49-50页 |
| ·并串/串并转换电路设计 | 第50-51页 |
| ·EFPC-BI 编解码电路设计 | 第51-53页 |
| ·电容预加重型低摆幅收发电路设计 | 第53-55页 |
| ·低摆幅发送电路设计 | 第53-54页 |
| ·低摆幅接收电路设计 | 第54-55页 |
| ·仿真环境和仿真结果 | 第55-57页 |
| ·串行 EFPC-BI 仿真及结果 | 第55-56页 |
| ·整体仿真环境和仿真结果 | 第56-57页 |
| ·物理实现 | 第57-62页 |
| ·集成电路设计流程 | 第57-58页 |
| ·电路综合 | 第58-60页 |
| ·电路版图 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |