安全智能卡/钥匙SoC芯片验证平台设计与实现
摘要 | 第1-6页 |
ABSTRACT | 第6-16页 |
第1章 绪论 | 第16-19页 |
·课题背景 | 第16-17页 |
·课题来源 | 第17页 |
·课题研究意义 | 第17-18页 |
·论文结构 | 第18页 |
·小结 | 第18-19页 |
第2章 SoC 芯片设计 | 第19-31页 |
·SoC 概述 | 第19页 |
·SoC 芯片典型结构 | 第19-22页 |
·微处理器 | 第20页 |
·存储器 | 第20-21页 |
·总线结构 | 第21页 |
·中断控制器 | 第21页 |
·定时计数器 | 第21页 |
·可编程I/O 接口 | 第21-22页 |
·SoC 芯片设计流程 | 第22页 |
·SoC 设计中的关键技术 | 第22-24页 |
·IP 核复用技术 | 第23页 |
·超深亚微米技术 | 第23页 |
·软硬件协同设计技术 | 第23-24页 |
·SoC 时序分析与综合 | 第24页 |
·SoC 可测性设计技术 | 第24页 |
·SoC 低功耗设计技术 | 第24页 |
·SoC 芯片验证技术 | 第24-30页 |
·验证流程 | 第25-27页 |
·验证方法 | 第27-29页 |
·验证平台 | 第29-30页 |
·小结 | 第30-31页 |
第3章 验证平台设计 | 第31-60页 |
·验证平台体系结构设计 | 第31-35页 |
·平台基础架构设计 | 第31-32页 |
·两种验证模式的平台架构设计 | 第32-33页 |
·CPU 验证的平台架构设计 | 第33-35页 |
·验证平台功能模块设计 | 第35-57页 |
·监视器模块设计 | 第35-44页 |
·存储器模型 | 第44-49页 |
·激励发生器 | 第49-52页 |
·总线数据比较模块 | 第52-57页 |
·验证平台目录结构设计 | 第57-59页 |
·小结 | 第59-60页 |
第4章 验证平台的实现与仿真 | 第60-76页 |
·验证平台工作模式设计 | 第61-63页 |
·Slave 模式 | 第61-62页 |
·Master 模式 | 第62-63页 |
·验证平台配置文件设计 | 第63-65页 |
·CLKRSTSTIM 模块命令文件 | 第63-64页 |
·CLKPERSTIM 模块命令文件 | 第64-65页 |
·IOSTIM 模块命令文件 | 第65页 |
·验证平台的 C 环境实现 | 第65-67页 |
·C 语言源程序编辑及编译方法 | 第66-67页 |
·Hex 文件的格式 | 第67页 |
·验证平台的 C 语言编程实现 | 第67-69页 |
·变量定义 | 第67-68页 |
·存储模式 | 第68页 |
·中断函数的编写 | 第68-69页 |
·验证平台 C 语言宏定义实现 | 第69-71页 |
·读寄存器 | 第69页 |
·写寄存器 | 第69页 |
·写读比 | 第69页 |
·写读并等待 | 第69页 |
·读并比较(BYTE) | 第69-70页 |
·读并比较(BIT) | 第70页 |
·比较并等待(BYTE) | 第70页 |
·比较并等待 | 第70页 |
·小于比较 | 第70页 |
·大于比较 | 第70-71页 |
·输出注释信息 | 第71页 |
·验证平台的仿真实现 | 第71-74页 |
·仿真软件介绍 | 第71-72页 |
·Questasim 软件仿真流程 | 第72页 |
·仿真目录设计 | 第72页 |
·仿真脚本设计 | 第72-74页 |
·仿真输出文件 | 第74页 |
·小结 | 第74-76页 |
第5章 基于平台的实例验证 | 第76-84页 |
·计时器模块 TIME0 结构 | 第76-77页 |
·验证向量 | 第77-80页 |
·Time0_mode0 验证程序设计方案 | 第77-79页 |
·Time0_mode1 验证程序设计方案 | 第79-80页 |
·验证步骤 | 第80页 |
·验证结果 | 第80-83页 |
·Time0_mode0 验证结果 | 第80-81页 |
·Time0_mode0 验证结果 | 第81-83页 |
·小结 | 第83-84页 |
第6章 总结 | 第84-86页 |
致谢 | 第86-87页 |
参考文献 | 第87-90页 |