基于边界扫描的内建自测试技术及其应用
| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-8页 |
| 1 序论 | 第8-12页 |
| ·引言 | 第8-9页 |
| ·本课题国内外研究现状及发展趋势 | 第9-10页 |
| ·边界扫描测试技术 | 第9-10页 |
| ·内建自测试技术 | 第10页 |
| ·本课题研究的基本任务与要求 | 第10-11页 |
| ·论文的主要内容和章节安排 | 第11-12页 |
| 2 边界扫描与内建自测试 | 第12-19页 |
| ·边界扫描测试技术的基本原理 | 第12-13页 |
| ·边界扫描测试技术标准 | 第13-17页 |
| ·TAP 控制器 | 第14-15页 |
| ·指令寄存器 | 第15页 |
| ·测试数据寄存器组 | 第15-17页 |
| ·指令 | 第17页 |
| ·边界扫描测试技术的应用 | 第17-18页 |
| ·内建自测试技术 | 第18-19页 |
| 3 嵌入式跟踪系统及其测试问题 | 第19-26页 |
| ·嵌入式目标跟踪系统 | 第19-20页 |
| ·嵌入式目标跟踪系统的FPGA 实现 | 第20-24页 |
| ·FPGA 的特点及其发展趋势 | 第20-21页 |
| ·FPGA 的原理和设计流程 | 第21-22页 |
| ·可编程片上系统(SOPC)的基本特征 | 第22-23页 |
| ·IP 核简介 | 第23-24页 |
| ·Altera 公司的FPGA 和IP 核 | 第24页 |
| ·跟踪系统的测试/调试问题和解决方案 | 第24-26页 |
| 4 基于边界扫描的内建自测试系统的设计 | 第26-49页 |
| ·测试系统的总体方案和工作原理 | 第26-27页 |
| ·边界扫描结构的设计和实现 | 第27-35页 |
| ·边界扫描TAP 控器的设计 | 第27-29页 |
| ·边界扫描链的设计 | 第29-33页 |
| ·边界扫描寄存器的设计 | 第33-35页 |
| ·边界扫描结构的指令集 | 第35页 |
| ·嵌入式微处理的设计 | 第35-39页 |
| ·Nios II 嵌入式处理器简介 | 第35-39页 |
| ·SOPC Builder | 第39页 |
| ·Avalon 总线接口 | 第39-43页 |
| ·用户自定义指令 | 第43-44页 |
| ·FPGA 配置 | 第44-47页 |
| ·FPGA 配置接口 | 第44-45页 |
| ·并行通信接口 | 第45-47页 |
| ·循环冗余校验码(CRC) | 第47-49页 |
| ·基本原理 | 第47-48页 |
| ·循环冗余校验的IP 核实现 | 第48-49页 |
| 5 主控程序设计 | 第49-51页 |
| ·Windows 程序设计 | 第49页 |
| ·主控程序的软件流程 | 第49-50页 |
| ·Windows 程序对并行端口的操作 | 第50-51页 |
| 6 系统调试和实验 | 第51-53页 |
| ·Quartus 开发环境 | 第51页 |
| ·硬件平台 | 第51-52页 |
| ·实验 | 第52-53页 |
| 7 结论 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 附录 A:作者在攻读硕士学位期间发表的论文目录 | 第58-59页 |
| 附录 B:JTAG 接口的操作函数 | 第59-63页 |
| 独创性声明 | 第63页 |
| 学位论文版权使用授权书 | 第63页 |
