亚波长光刻条件下集成电路可制造性设计与验证技术研究
| 独创性声明(盲审版无) | 第1页 |
| 学位论文版权使用授权书(盲审版无) | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-9页 |
| 前言 | 第9-18页 |
| ·集成电路设计和制造技术 | 第9-11页 |
| ·集成电路设计自动化技术 | 第11-12页 |
| ·纳米级时代的可制造性问题 | 第12-14页 |
| ·分辨率增强技术 | 第14-15页 |
| ·世界上相关的研究状况 | 第15-16页 |
| ·论文组织安排 | 第16-18页 |
| 第一章 集成电路物理设计、光刻制造工艺和成像模拟 | 第18-31页 |
| ·集成电路物理设计 | 第18-21页 |
| ·光刻工艺过程 | 第21-23页 |
| ·光刻成像系统 | 第23-27页 |
| ·光学成像模拟基本算法 | 第27-29页 |
| ·CSPLAT算法与实现 | 第29-31页 |
| 第二章 面向DFM的光刻过程现象建模 | 第31-42页 |
| ·模型框架结构 | 第31-32页 |
| ·光刻胶阈值模型 | 第32-34页 |
| ·可变偏移模型 VBM | 第34-35页 |
| ·测试组生成和模型参数优化 | 第35-39页 |
| ·建模实例 | 第39-42页 |
| 第三章 光刻模拟快速算法 | 第42-53页 |
| ·空间稀疏点快速成像 | 第42-45页 |
| ·系统分解与卷积核计算 | 第42-44页 |
| ·光强表生成和计算 | 第44-45页 |
| ·快速成像轮廓提取 | 第45-47页 |
| ·光强斜率快速计算 | 第47页 |
| ·空间密集点快速成像 | 第47-53页 |
| ·在空间域扩展卷积核 | 第48-49页 |
| ·掩模图形的 Fourier变换 | 第49-50页 |
| ·特殊化的快速IFFT算法 | 第50-53页 |
| 第四章 分辨率增强技术及其验证 | 第53-62页 |
| ·光学邻近校正 OPC工具 | 第53-56页 |
| ·可制造性图形模式检查 | 第56-58页 |
| ·移相掩模相位分配与兼容性检查 | 第58-62页 |
| 第五章 标准单元的可制造性设计 | 第62-68页 |
| ·亚100纳米标准单元可制造性设计流程和规则 | 第62-66页 |
| ·亚100纳米标准单元设计实例 | 第66-68页 |
| 第六章 结论和展望 | 第68-70页 |
| 参考文献 (含发表论文盲审版) | 第70-73页 |
| 致谢(盲审版无) | 第73-74页 |
| 附录1 博士研究期间发表的论文(盲审版无) | 第74-75页 |
| 附录2 部分推导过程手稿(盲审版无) | 第75-86页 |
