BLE数字基带收发电路的研究与设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 课题研究背景和意义 | 第10-12页 |
| 1.2 研究现状 | 第12-14页 |
| 1.3 设计指标 | 第14页 |
| 1.4 论文主要研究内容与安排 | 第14-15页 |
| 第二章 BLE数字基带调制和解调系统的分析 | 第15-37页 |
| 2.1 BLE协议简介 | 第15-17页 |
| 2.2 BLE数字基带调制算法 | 第17-21页 |
| 2.2.1 BLE基带调制的基本原理 | 第17-18页 |
| 2.2.2 BLE基带调制算法的实现方案 | 第18-21页 |
| 2.3 BLE数字基带解调算法 | 第21-35页 |
| 2.3.1 BLE基带解调的基本原理 | 第21-23页 |
| 2.3.2 BLE基带解调算法的实现方案 | 第23-25页 |
| 2.3.3 频偏估计和频率补偿 | 第25-29页 |
| 2.3.4 判决反馈均衡器 | 第29-30页 |
| 2.3.5 同步电路的设计 | 第30-35页 |
| 2.4 基带调制解调系统性能分析 | 第35-36页 |
| 2.5 本章小结 | 第36-37页 |
| 第三章 BLE基带调制模块的设计与验证 | 第37-44页 |
| 3.1 BLE基带调制模块的结构 | 第37页 |
| 3.2 比特流转换模块设计与验证 | 第37-38页 |
| 3.2.1 比特流转换模块的设计 | 第37-38页 |
| 3.2.2 比特流转换模块的验证 | 第38页 |
| 3.3 高斯滤波器的设计与验证 | 第38-40页 |
| 3.3.1 高斯滤波器的设计 | 第38-40页 |
| 3.3.2 高斯滤波器的验证 | 第40页 |
| 3.4 相频转换模块的设计与验证 | 第40-41页 |
| 3.4.1 相频转换模块的设计 | 第40-41页 |
| 3.4.2 相频转换模块的验证 | 第41页 |
| 3.5 三角函数模块的设计与验证 | 第41-43页 |
| 3.5.1 三角函数模块的设计 | 第41-43页 |
| 3.5.2 三角函数模块的验证 | 第43页 |
| 3.6 本章小结 | 第43-44页 |
| 第四章 BLE基带解调模块的设计与验证 | 第44-60页 |
| 4.1 BLE基带解调模块的结构 | 第44页 |
| 4.2 低通滤波器 | 第44-46页 |
| 4.2.1 低通滤波器的设计 | 第44-45页 |
| 4.2.2 低通滤波器的验证 | 第45-46页 |
| 4.3 功率估计 | 第46-49页 |
| 4.3.1 功率估计的设计 | 第46-47页 |
| 4.3.2 功率估计的验证 | 第47-49页 |
| 4.4 鉴频鉴相 | 第49-51页 |
| 4.4.1 鉴频鉴相的设计 | 第49-50页 |
| 4.4.2 鉴频鉴相的验证 | 第50-51页 |
| 4.5 频偏估计 | 第51-56页 |
| 4.5.1 频偏估计的设计 | 第52-54页 |
| 4.5.2 频偏估计的验证 | 第54-56页 |
| 4.6 判决反馈均衡器 | 第56-57页 |
| 4.6.1 判决反馈均衡器的设计 | 第56-57页 |
| 4.6.2 判决反馈均衡器的验证 | 第57页 |
| 4.7 同步电路 | 第57-59页 |
| 4.7.1 同步电路的设计 | 第57-58页 |
| 4.7.2 同步电路的验证 | 第58-59页 |
| 4.8 本章小结 | 第59-60页 |
| 第五章 BLE数字基带收发电路的综合与验证 | 第60-71页 |
| 5.1 BLE数字基带收发电路的集成架构 | 第60-64页 |
| 5.1.1 时钟和复位管理 | 第60-61页 |
| 5.1.2 DataBridge | 第61-62页 |
| 5.1.3 BLE收发系统的I/O | 第62-64页 |
| 5.2 BLE调制解调模块的验证 | 第64-67页 |
| 5.2.1 BLE调制解调模块的验证模型 | 第64-65页 |
| 5.2.2 BLE调制解调模块的性能分析 | 第65-67页 |
| 5.3 BLE数字基带收发电路的综合 | 第67-70页 |
| 5.4 本章小结 | 第70-71页 |
| 总结与展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 攻读硕士学位期间取得的研究成果 | 第77-78页 |
| 致谢 | 第78-79页 |
| 附件 | 第79页 |
