| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 引言 | 第15-25页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-19页 |
| 1.2.1 自动测试技术国内外研究现状 | 第16-17页 |
| 1.2.2 SRAM测试技术国内外研究现状 | 第17-19页 |
| 1.3 相关技术概述 | 第19-22页 |
| 1.3.1 内建测试技术概述 | 第19-20页 |
| 1.3.2 自动测试技术概述 | 第20-21页 |
| 1.3.3 故障与故障建模 | 第21-22页 |
| 1.4 研究内容与章节安排 | 第22-25页 |
| 1.4.1 研究内容 | 第22页 |
| 1.4.2 章节安排 | 第22-25页 |
| 2 自动测试系统研究与开发 | 第25-47页 |
| 2.1 电子控制系统 | 第25-33页 |
| 2.1.1 电子控制系统硬件及接口分析 | 第25页 |
| 2.1.2 电子控制系统功能模块划分及其故障模型介绍 | 第25-28页 |
| 2.1.3 电子控制系统各功能模块BIT技术分析 | 第28-31页 |
| 2.1.4 测试项目制定 | 第31页 |
| 2.1.5 内建测试语言描述 | 第31-33页 |
| 2.2 自动测试设备 | 第33-38页 |
| 2.2.1 自动测试设备硬件结构及接口分析 | 第33-34页 |
| 2.2.2 自动测试方案 | 第34-37页 |
| 2.2.3 监控命令设计 | 第37-38页 |
| 2.3 测试系统整体架构概述 | 第38-44页 |
| 2.3.1 自动测试系统整体测试策略 | 第38-39页 |
| 2.3.2 测试流程设计 | 第39-42页 |
| 2.3.3 自动测试结果与图形界面开发 | 第42-44页 |
| 2.4 本章小结 | 第44-47页 |
| 3 SRAM测试算法研究 | 第47-63页 |
| 3.1 SRAM测试意义 | 第47-48页 |
| 3.2 SRAM故障模型 | 第48-56页 |
| 3.2.1 单一故障模型 | 第49-52页 |
| 3.2.2 耦合故障模型 | 第52-56页 |
| 3.3 MARCH算法改进 | 第56-61页 |
| 3.3.1 MARCH C-SOF+算法推导过程 | 第58-59页 |
| 3.3.2 MARCH C-SOF+算法有效性分析 | 第59-61页 |
| 3.4 本章小结 | 第61-63页 |
| 4 SRAM内建测试设计与验证 | 第63-79页 |
| 4.1 SRAM内建测试基本结构 | 第63页 |
| 4.2 SRAM模型建立 | 第63-64页 |
| 4.3 SRAM内建测试电路设计与验证 | 第64-70页 |
| 4.3.1 基本原理 | 第64-65页 |
| 4.3.2 有限状态机设计 | 第65-66页 |
| 4.3.3 内建测试主体部分设计 | 第66-69页 |
| 4.3.4 SRAM内建测试电路改进 | 第69-70页 |
| 4.4 算法仿真结果 | 第70-76页 |
| 4.4.1 软件仿真 | 第70-73页 |
| 4.4.2 故障检测 | 第73-74页 |
| 4.4.3 硬件仿真 | 第74-76页 |
| 4.5 本章小结 | 第76-79页 |
| 5 总结与展望 | 第79-83页 |
| 5.1 论文总结 | 第79-80页 |
| 5.2 论文展望 | 第80-83页 |
| 参考文献 | 第83-87页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第87-91页 |
| 学位论文数据集 | 第91页 |