| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 引言 | 第10-11页 |
| 1 绪论 | 第11-15页 |
| ·低漏功耗设计的背景与意义 | 第11页 |
| ·标准单元设计的意义 | 第11-12页 |
| ·标准单元的建库流程 | 第12-13页 |
| ·本文研究内容与安排 | 第13-15页 |
| 2 功耗的产生机理和分类 | 第15-22页 |
| ·功耗的来源和分类 | 第15-16页 |
| ·动态功耗 | 第15-16页 |
| ·静态功耗 | 第16页 |
| ·漏功耗的产生机理分析 | 第16-19页 |
| ·亚阈值漏电流 | 第16-17页 |
| ·栅极漏电流 | 第17-18页 |
| ·漏源-衬底反偏漏电流 | 第18-19页 |
| ·漏功耗减小技术 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 3 基本电路单元的低漏功耗设计 | 第22-36页 |
| ·基本组合电路的低漏功耗设计 | 第22-27页 |
| ·低漏功耗反相器的设计 | 第24-26页 |
| ·低漏功耗与非门、或非门、异或门的设计 | 第26-27页 |
| ·触发器的低漏功耗设计 | 第27-34页 |
| ·基于沟长调制技术的D触发器设计 | 第27-29页 |
| ·基于功控休眠技术的D触发器设计 | 第29-34页 |
| ·本章小结 | 第34-36页 |
| 4 低漏功耗标准单元包的构建 | 第36-59页 |
| ·标准单元的分类 | 第36-37页 |
| ·标准单元的版图库设计 | 第37-47页 |
| ·NCSU 45nm CMOS工艺的设计规则 | 第37-43页 |
| ·标准单元的版图设计规则、规范 | 第43-46页 |
| ·标准单元的版图 | 第46-47页 |
| ·标准单元的物理库设计 | 第47-52页 |
| ·NCSU 45nm CMOS工艺物理库的设计规则 | 第47-48页 |
| ·标准单元物理库的提取流程 | 第48-52页 |
| ·标准单元的特征化 | 第52-57页 |
| ·标准单元的特征化原理 | 第53-54页 |
| ·标准单元的特征化流程 | 第54-57页 |
| ·本章小结 | 第57-59页 |
| 5 低漏功耗标准单元的验证与应用 | 第59-67页 |
| ·4 位串行加法器的设计与逻辑综合 | 第59-62页 |
| ·FIR数字滤波器的设计与逻辑综合 | 第62-65页 |
| ·本章小结 | 第65-67页 |
| 6 总结 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 附录A 低漏功耗CMOS标准单元的版图 | 第73-80页 |
| 附录B 16阶FIR滤波器逻辑综合时使用的脚本文件 | 第80-82页 |
| 在学研究成果 | 第82-83页 |
| 致谢 | 第83页 |