基于BIT的电子控制器容错设计技术研究
| 摘要 | 第1-5页 |
| Abstract | 第5-11页 |
| 第一章 绪论 | 第11-17页 |
| ·论文研究意义和背景 | 第11-12页 |
| ·BIT 技术概述 | 第12-14页 |
| ·容错设计技术概述 | 第14-15页 |
| ·研究内容及论文安排 | 第15-17页 |
| 第二章 控制器总体方案设计 | 第17-31页 |
| ·BIT 技术原理及工程实现 | 第17-22页 |
| ·BIT 设计的指导思想 | 第17页 |
| ·输入通道BIT 设计 | 第17-21页 |
| ·输出通道BIT 设计 | 第21-22页 |
| ·控制器总体方案设计 | 第22-27页 |
| ·通道间通信设计 | 第27-28页 |
| ·控制器外部信号接口设计 | 第28-30页 |
| ·传感器 | 第28-29页 |
| ·执行机构 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 双通道控制器可靠性分析 | 第31-47页 |
| ·可靠性概述 | 第31-32页 |
| ·故障树分析法概述 | 第32-36页 |
| ·双通道控制器可靠性分析 | 第36-43页 |
| ·双通道整体切换控制器 | 第36-37页 |
| ·双通道经典冗余控制器 | 第37-39页 |
| ·本文设计的双通道控制器 | 第39-41页 |
| ·可靠性比较 | 第41-43页 |
| ·控制器输入模块重构能力分析 | 第43-44页 |
| ·控制器输出模块重构能力分析 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 切换管理及超转保护通道硬件设计 | 第47-58页 |
| ·切换通道总体设计 | 第47-50页 |
| ·通道间输入信号 | 第49页 |
| ·通道间输出信号 | 第49-50页 |
| ·通道间双向信号 | 第50页 |
| ·通道内信号 | 第50页 |
| ·切换通道核心板设计 | 第50-52页 |
| ·切换通道底板设计 | 第52-53页 |
| ·电路原理图设计 | 第53-56页 |
| ·电源模块 | 第53-54页 |
| ·时钟电路 | 第54页 |
| ·复位电路 | 第54-55页 |
| ·FPGA 芯片JTAG 接口电路 | 第55页 |
| ·ARM 硬核JTAG 接口电路 | 第55-56页 |
| ·电路PCB 设计 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 切换管理及超转保护通道软件设计及实验验证 | 第58-80页 |
| ·软件总体设计 | 第58-59页 |
| ·ARM 硬核功能设计 | 第59-63页 |
| ·ARM 硬核性能综述 | 第59-60页 |
| ·ARM 硬核功能设计 | 第60-62页 |
| ·地址映射分析 | 第62页 |
| ·ARM 硬核中的运行软件设计 | 第62-63页 |
| ·控制器输出管理IP 软核设计 | 第63-66页 |
| ·输出模块设计 | 第63-65页 |
| ·时序仿真验证 | 第65-66页 |
| ·超转保护逻辑设计 | 第66-68页 |
| ·转速在发动机控制中的重要性 | 第66-67页 |
| ·超转保护逻辑设计 | 第67页 |
| ·时序仿真验证 | 第67-68页 |
| ·边界扫描IP 软核设计 | 第68-73页 |
| ·边界扫描技术概述 | 第68-69页 |
| ·边界扫描控制器状态机分析 | 第69-70页 |
| ·边界扫描控制器IP 软核设计 | 第70-71页 |
| ·边界扫描控制器实验验证 | 第71-73页 |
| ·切换通道实验验证 | 第73-79页 |
| ·输入模块切换实验 | 第74-75页 |
| ·输出模块切换实验 | 第75-76页 |
| ·通道切换实验 | 第76-77页 |
| ·超转保护实验 | 第77-78页 |
| ·边界扫描实验 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-82页 |
| ·论文总结 | 第80-81页 |
| ·工作展望 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 致谢 | 第86-87页 |
| 在学期间的研究成果及发表的学术论文 | 第87页 |
