| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第14-24页 |
| 1.1 集成电路发展概况 | 第14-16页 |
| 1.2 纳米工艺下的成品率问题 | 第16-19页 |
| 1.2.1 成品率概念 | 第16-17页 |
| 1.2.2 成品率问题的来源 | 第17-19页 |
| 1.3 测试芯片 | 第19-22页 |
| 1.3.1 测试结构的分类 | 第20-21页 |
| 1.3.2 测试芯片的应用 | 第21-22页 |
| 1.4 本文研究内容 | 第22-23页 |
| 1.5 论文结构 | 第23-24页 |
| 第2章 MOSFET特性简介 | 第24-32页 |
| 2.1 CMOS工艺中的MOSFET | 第24-25页 |
| 2.2 MOSFET的电压电流特性 | 第25-30页 |
| 2.2.1 MOSFET的三个工作区 | 第25-27页 |
| 2.2.2 I_D-V_(GS)&I_D-V_(DS)特性曲线 | 第27-28页 |
| 2.2.3 MOSFET的关键测量参数 | 第28-30页 |
| 2.3 FinFET特性简介 | 第30-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第3章 MOSFET大型可寻址测试芯片设计 | 第32-49页 |
| 3.1 研究现状及挑战 | 第32-34页 |
| 3.2 设计思路 | 第34-42页 |
| 3.2.1 开关器件的选择 | 第35-37页 |
| 3.2.2 电压降的解决思路 | 第37-38页 |
| 3.2.3 背景电流的解决思路 | 第38-42页 |
| 3.3 设计方案 | 第42-48页 |
| 3.3.1 译码电路的实现 | 第44-46页 |
| 3.3.2 开关电路的实现 | 第46-48页 |
| 3.4 本章小结 | 第48-49页 |
| 第4章 专用于标准单元MOSFET的测试结构设计 | 第49-62页 |
| 4.1 标准单元库简介 | 第49-51页 |
| 4.2 MOSFET测试结构设计 | 第51-54页 |
| 4.2.1 传统MOSFET测试结构 | 第51-53页 |
| 4.2.2 专用于标准单元MOSFET的测试结构 | 第53-54页 |
| 4.3 专用测试结构版图自动化实现 | 第54-61页 |
| 4.3.1 目标器件列表产生 | 第55-57页 |
| 4.3.2 目标器件测试结构生成 | 第57-59页 |
| 4.3.3 测试结构的摆放和绕线 | 第59-60页 |
| 4.3.4 布图规划生成测试芯片 | 第60-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第5章 设计应用和测量分析 | 第62-72页 |
| 5.1 设计应用实现 | 第62-64页 |
| 5.2 参数测量方案 | 第64-67页 |
| 5.2.1 亚阈值电流I_(off)的测量 | 第64-65页 |
| 5.2.2 饱和状态下漏端电流I_(dsat)的测量 | 第65-66页 |
| 5.2.3 线性状态下漏端电流I_(dlin)的测量 | 第66页 |
| 5.2.4 饱和状态下阈值电压V_(tsat)的测量 | 第66-67页 |
| 5.2.5 线性状态下阈值电压V_(tlin)的测量 | 第67页 |
| 5.3 测量结果分析 | 第67-71页 |
| 5.3.1 准确性分析 | 第68-69页 |
| 5.3.2 晶体管波动性分析 | 第69-70页 |
| 5.3.3 单管仿真和实测比对分析 | 第70-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第6章 总结与展望 | 第72-75页 |
| 6.1 本文总结 | 第72-73页 |
| 6.2 主要创新点 | 第73-74页 |
| 6.3 研究展望 | 第74-75页 |
| 参考文献 | 第75-80页 |
| 作者简历及攻读硕士学位期间主要的研究成果 | 第80页 |
