基于8b/10b编码技术的SerDes接口电路设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·本课题的背景及研究意义 | 第10-12页 |
| ·国内外研究现状 | 第12-13页 |
| ·本论文的主要工作及目标 | 第13-15页 |
| 第二章 SerDes 技术简介 | 第15-25页 |
| ·SerDes 接口的架构分析及应用 | 第15-19页 |
| ·并行时钟SerDes | 第16-17页 |
| ·嵌入时钟SerDes | 第17-18页 |
| ·8b/10b SerDes | 第18页 |
| ·位交错SerDes | 第18-19页 |
| ·8b/10b SerDes 接口简介 | 第19-24页 |
| ·8b/10b SerDes 接口的一般结构 | 第19-20页 |
| ·8b/10b SerDes 接口的功能模式 | 第20-21页 |
| ·8b/10b SerDes 接口的常用性能指标 | 第21-24页 |
| ·小结 | 第24-25页 |
| 第三章 8b/10b SerDes 接口设计 | 第25-39页 |
| ·8b/10b SerDes 结构设计 | 第25-27页 |
| ·8b/10b SerDes 端口定义 | 第26页 |
| ·系统划分 | 第26-27页 |
| ·8b/10b SerDes 实现技术 | 第27-38页 |
| ·锁相环频率合成技术 | 第27-29页 |
| ·时钟数据恢复技术 | 第29-32页 |
| ·信道编码技术 | 第32-34页 |
| ·差分发送技术 | 第34-36页 |
| ·均衡技术 | 第36-37页 |
| ·信号检测技术 | 第37-38页 |
| ·小结 | 第38-39页 |
| 第四章 8b/10b SerDes 数字模块设计 | 第39-67页 |
| ·编码器设计 | 第39-49页 |
| ·8b/10b 编码原理 | 第39-41页 |
| ·编码器结构设计 | 第41-42页 |
| ·8b/10b 编码子模块设计 | 第42-46页 |
| ·K_encode 模块设计 | 第43-44页 |
| ·D_encode 模块设计 | 第44-46页 |
| ·编码器仿真验证 | 第46-49页 |
| ·Comma 检测器设计 | 第49-54页 |
| ·Comma 检测原理 | 第50页 |
| ·Comma 检测器设计 | 第50-53页 |
| ·Comma 检测器验证 | 第53-54页 |
| ·解码器设计 | 第54-59页 |
| ·解码器结构划分 | 第54-56页 |
| ·8b/10b 解码器设计 | 第56-58页 |
| ·8b/10b 解码器仿真验证 | 第58-59页 |
| ·高速串并、并串转换器设计 | 第59-66页 |
| ·串并、并串转换结构分析 | 第59-61页 |
| ·高速串并/并串转换电路设计 | 第61-64页 |
| ·高速触发器设计 | 第64-66页 |
| ·小结 | 第66-67页 |
| 第五章 数字模块逻辑综合与数模混合仿真验证 | 第67-79页 |
| ·数字模块逻辑综合 | 第67-71页 |
| ·逻辑综合流程 | 第68-69页 |
| ·综合结果分析 | 第69-71页 |
| ·全芯片数模混仿验证 | 第71-78页 |
| ·混仿平台的构建 | 第71-73页 |
| ·关断模式仿真 | 第73-74页 |
| ·工作模式仿真 | 第74-75页 |
| ·测试模式仿真 | 第75-77页 |
| ·性能仿真 | 第77-78页 |
| ·小结 | 第78-79页 |
| 第六章 结论和展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 作者简历及攻硕期间取得的成果 | 第83-84页 |
