超高速ADC时钟稳定与编码电路设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·研究目的及意义 | 第10-12页 |
| ·技术发展和现状 | 第12-15页 |
| ·国外研究现状 | 第12-14页 |
| ·国内研究现状 | 第14-15页 |
| ·本文的组织结构 | 第15-16页 |
| 第二章 时钟稳定以及编码电路 | 第16-31页 |
| ·模数转换器（ADC） | 第16-19页 |
| ·锁相环（PLL） | 第19-27页 |
| ·锁相环的基本原理 | 第19-20页 |
| ·鉴频鉴相器（PFD） | 第20-22页 |
| ·电荷泵（CP） | 第22-24页 |
| ·环路滤波器（LPF） | 第24-25页 |
| ·压控振荡器（VCO） | 第25-26页 |
| ·分频器 | 第26-27页 |
| ·编码电路 | 第27-31页 |
| ·比较器 | 第27-29页 |
| ·误码校正 | 第29-30页 |
| ·编码器 | 第30-31页 |
| 第三章 锁相环的系统级设计 | 第31-43页 |
| ·锁相环的性能指标 | 第31-33页 |
| ·相位噪声 | 第31-32页 |
| ·时钟抖动 | 第32-33页 |
| ·锁定时间 | 第33页 |
| ·锁相环的线性模型 | 第33-37页 |
| ·相位误差分析 | 第37-39页 |
| ·锁相环参数设计 | 第39-43页 |
| ·环路滤波器参数 | 第41-43页 |
| 第四章 时钟稳定与编码电路的设计与仿真 | 第43-64页 |
| ·鉴频鉴相器的设计 | 第43-45页 |
| ·电荷泵的设计 | 第45-49页 |
| ·电荷泵的一般设计 | 第45-47页 |
| ·本文电荷泵的设计与仿真 | 第47-49页 |
| ·环路滤波器的设计 | 第49-50页 |
| ·压控振荡器的设计 | 第50-53页 |
| ·环形振荡器单元设计 | 第51-53页 |
| ·环形振荡器的仿真 | 第53页 |
| ·分频器的设计 | 第53-55页 |
| ·分频器的仿真结果 | 第54-55页 |
| ·比较器的设计 | 第55-57页 |
| ·编码结构 | 第57-58页 |
| ·误码校正 | 第57-58页 |
| ·编码器 | 第58页 |
| ·时钟稳定电路的仿真结果 | 第58-61页 |
| ·版图设计 | 第61-64页 |
| ·鉴频鉴相器 | 第61页 |
| ·电荷泵 | 第61-62页 |
| ·压控振荡器 | 第62页 |
| ·分频器 | 第62页 |
| ·比较器 | 第62-63页 |
| ·时钟稳定电路版图 | 第63-64页 |
| 第五章 结论与展望 | 第64-66页 |
| ·结论 | 第64-65页 |
| ·研究展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 在学期间的研究成果 | 第71-72页 |
