| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第16-23页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 PLC技术和FPGA技术综述 | 第17-20页 |
| 1.2.1 PLC技术综述 | 第17-19页 |
| 1.2.2 FPGA技术综述 | 第19-20页 |
| 1.3 基于FPGA技术的PLC系统研究现状 | 第20-21页 |
| 1.4 课题研究内容及创新点 | 第21-22页 |
| 1.5 论文的组织结构 | 第22-23页 |
| 第二章 基于FPGA硬件平台的PLC体系结构研究 | 第23-32页 |
| 2.1 传统PLC系统的总体结构及工作原理 | 第23-24页 |
| 2.2 基于FPGA硬件平台的PLC系统的设计 | 第24-27页 |
| 2.2.1 系统总体结构 | 第25页 |
| 2.2.2 编译系统结构分析 | 第25-26页 |
| 2.2.3 运行系统结构分析 | 第26-27页 |
| 2.3 SOPC技术和IP核 | 第27-28页 |
| 2.3.1 SOPC技术 | 第27-28页 |
| 2.3.2 IP核 | 第28页 |
| 2.4 基于SOPC技术的软硬件协同技术 | 第28-31页 |
| 2.4.1 软硬件协同设计概述 | 第28-29页 |
| 2.4.2 软硬件协同设计流程 | 第29-30页 |
| 2.4.3 基于FPGA硬件平台的PLC系统的软硬件划分 | 第30-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 上位机编译系统设计 | 第32-46页 |
| 3.1 IEC61161-3标准 | 第32页 |
| 3.2 编译系统总体设计 | 第32页 |
| 3.3 编辑模块的设计 | 第32-34页 |
| 3.4 编译模块的设计 | 第34-43页 |
| 3.4.1 指令定义 | 第34-35页 |
| 3.4.2 词法分析 | 第35-39页 |
| 3.4.3 语法分析 | 第39-42页 |
| 3.4.4 语义分析及目标代码生成 | 第42-43页 |
| 3.5 通讯模块设计 | 第43-44页 |
| 3.6 本章小结 | 第44-46页 |
| 第四章 下位机运行系统硬件设计 | 第46-62页 |
| 4.1 PLC硬件系统总体设计 | 第46页 |
| 4.2 自定义指令 | 第46-54页 |
| 4.2.1 自定义指令概述 | 第46页 |
| 4.2.2 VHDL硬件语言 | 第46-47页 |
| 4.2.3 输入输出模块设计 | 第47-50页 |
| 4.2.4 定时器模块设计 | 第50-52页 |
| 4.2.5 高速计数器模块设计 | 第52-53页 |
| 4.2.6 自定义指令封装 | 第53-54页 |
| 4.3 Nios Ⅱ软核处理器定制 | 第54-59页 |
| 4.3.1 Nios Ⅱ软核介绍 | 第55页 |
| 4.3.2 软核定制过程 | 第55-59页 |
| 4.4 硬件平台搭建实验 | 第59-61页 |
| 4.5 本章小结 | 第61-62页 |
| 第五章 下位机运行系统软件实现 | 第62-73页 |
| 5.1 运行系统的总体软件实现 | 第62-65页 |
| 5.2 扫描循环的实现 | 第65-70页 |
| 5.2.1 解释执行程序设计 | 第67-69页 |
| 5.2.2 输入输出模块的实现 | 第69-70页 |
| 5.3 串口模块 | 第70-71页 |
| 5.4 数据存储模块设计 | 第71-72页 |
| 5.5 本章小结 | 第72-73页 |
| 第六章 实验与测试 | 第73-77页 |
| 6.1 PLC系统实验平台 | 第73页 |
| 6.2 PLC系统运行测试 | 第73-76页 |
| 6.2.1 实验目的 | 第73页 |
| 6.2.2 控制测试与分析 | 第73-75页 |
| 6.2.3 性能测试与分析 | 第75-76页 |
| 6.3 本章小结 | 第76-77页 |
| 第七章 总结和展望 | 第77-78页 |
| 7.1 全文总结 | 第77页 |
| 7.2 研究展望 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第81页 |