| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-15页 |
| 1.1 课题研究背景及意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 国外数采系统研究现状 | 第11-12页 |
| 1.2.2 国内数采系统研究现状 | 第12-13页 |
| 1.3 课题研究内容及章节架构 | 第13-15页 |
| 2 系统指标及总体方案设计 | 第15-33页 |
| 2.1 系统指标分析 | 第15-18页 |
| 2.1.1 系统硬件指标 | 第16-17页 |
| 2.1.2 系统性能指标 | 第17-18页 |
| 2.2 系统总体设计方案 | 第18-20页 |
| 2.3 调理电路设计方案 | 第20-29页 |
| 2.3.1 传感器接口电路设计方案 | 第20-23页 |
| 2.3.2 程控放大电路设计方案 | 第23-26页 |
| 2.3.3 程控滤波电路设计方案 | 第26-29页 |
| 2.4 多通道同步采集电路实现方案 | 第29-30页 |
| 2.5 多节点数据传输总线设计方案 | 第30-32页 |
| 2.6 本章小结 | 第32-33页 |
| 3 M-LVDS多点互联总线的硬件实现及关键技术研究 | 第33-43页 |
| 3.1 M-LVDS总线特点及电平标准 | 第33-38页 |
| 3.1.1 M-LVDS总线传输特点 | 第33-35页 |
| 3.1.2 M-LVDS标准拓扑结构 | 第35-36页 |
| 3.1.3 TIA/EIA-899 标准 | 第36-38页 |
| 3.2 M-LVDS总线通信协议分析 | 第38-40页 |
| 3.2.1 数据帧结构 | 第38-40页 |
| 3.2.2 帧同步 | 第40页 |
| 3.3 M-LVDS多节点传输总线的硬件实现 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 4 FPGA逻辑设计与功能实现 | 第43-57页 |
| 4.1 系统总体逻辑设计 | 第43-45页 |
| 4.2 采集电路逻辑功能实现 | 第45-55页 |
| 4.2.1 程控放大电路逻辑控制 | 第46-49页 |
| 4.2.2 程控滤波电路逻辑控制 | 第49-52页 |
| 4.2.3 采集电路逻辑控制 | 第52-55页 |
| 4.3 M-LVDS传输总线逻辑设计 | 第55-56页 |
| 4.4 本章小结 | 第56-57页 |
| 5 系统测试及结果分析 | 第57-68页 |
| 5.1 测试平台搭建 | 第57页 |
| 5.2 系统功能验证 | 第57-65页 |
| 5.2.1 程控放大电路功能验证 | 第58-61页 |
| 5.2.2 程控滤波电路功能验证 | 第61-63页 |
| 5.2.3 点对点闭环通信功能验证 | 第63-65页 |
| 5.2.4 多节点通信功能验证 | 第65页 |
| 5.3 数据文件分析 | 第65-67页 |
| 5.4 本章小结 | 第67-68页 |
| 6 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68页 |
| 6.2 展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第73-74页 |
| 致谢 | 第74-75页 |