| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题研究背景 | 第11-12页 |
| ·课题研究意义 | 第12-14页 |
| ·本文结构安排 | 第14-15页 |
| 第二章 MP3 软件解码和芯片功耗分析 | 第15-32页 |
| ·MP3 软件解码 | 第15-27页 |
| ·MP3 位串格式 | 第15-16页 |
| ·标头档 | 第16-18页 |
| ·旁信息 | 第18页 |
| ·主要资料 | 第18-19页 |
| ·霍夫曼解码 | 第19-21页 |
| ·反量化 | 第21-22页 |
| ·重新排列 | 第22页 |
| ·联合立体声的处理 | 第22-23页 |
| ·消除交叠现象 | 第23-24页 |
| ·反转修正式离散余弦转换 | 第24-25页 |
| ·重叠相加 | 第25-26页 |
| ·多相位合成滤波频带 | 第26-27页 |
| ·MP3 解码时间分析 | 第27-30页 |
| ·地址总线功耗 | 第30-32页 |
| 第三章 坐标轴旋转数位计算方法和低功耗地址总线编码 | 第32-43页 |
| ·坐标轴旋转数位算法 | 第32-35页 |
| ·利用非叠代式双重角度 CORDIC | 第34-35页 |
| ·低功耗地址总线 | 第35-43页 |
| ·反向总线编码 | 第37-38页 |
| ·零翻转编码 | 第38-41页 |
| ·应用总结 | 第41-43页 |
| 第四章 MP3 芯片软硬件共同设计 | 第43-65页 |
| ·MP3 硬件解码设计 | 第43-51页 |
| ·反转修正式离散余弦转换的硬件架构 | 第43-47页 |
| ·多相位合成滤波频带的硬件架构 | 第47-48页 |
| ·硬解解码模拟结果与分析 | 第48-51页 |
| ·低功耗总线编码实现 | 第51-64页 |
| ·指令地址总线编码 | 第51-53页 |
| ·数据地址总线编码 | 第53-59页 |
| ·混合编码 | 第53-55页 |
| ·带可调步进表的混合编码 | 第55-57页 |
| ·读写分开带可调步进表的混合编码 | 第57-59页 |
| ·指令数据混合地址总线编码 | 第59-63页 |
| ·指令地址选择器 | 第59页 |
| ·步进表 | 第59-63页 |
| ·总结和应用 | 第63-64页 |
| ·软件考虑 | 第64-65页 |
| 第五章 MP3 芯片功耗验证和软件优化 | 第65-81页 |
| ·系统测试 C 程序 | 第66-68页 |
| ·系统启动程序 | 第66-67页 |
| ·MP3 解码程序 | 第67页 |
| ·总线翻转测试程序 | 第67-68页 |
| ·FPGA 功能测试以及总线翻转次数统计 | 第68-71页 |
| ·指令地址总线编码效果 | 第69-70页 |
| ·数据地址总线编码效果 | 第70-71页 |
| ·FPGA 验证测试结论 | 第71页 |
| ·EDA 工具分析预估功耗 | 第71-79页 |
| ·EDA 环境建立 | 第72-74页 |
| ·新旧 SOC 相同时钟频率解码功耗对比 | 第74-75页 |
| ·新 SOC 降低时钟频率后的解码功耗 | 第75-76页 |
| ·新 MP3 芯片优化 C 程序后功耗 | 第76-79页 |
| ·本章小结 | 第79-81页 |
| 第六章 总结与结论 | 第81-83页 |
| ·本设计所研究的主要内容 | 第81-82页 |
| ·实际意义及展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |