600MHz多端口寄存器文件的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| ·高性能DSP 及其寄存器文件概述 | 第12-14页 |
| ·高性能DSP | 第12-13页 |
| ·寄存器文件概述 | 第13-14页 |
| ·寄存器文件的相关研究 | 第14-16页 |
| ·全定制设计方法 | 第16-18页 |
| ·本文工作及意义 | 第18-19页 |
| ·论文结构 | 第19-20页 |
| 第二章 X 高频DSP 寄存器文件总体设计 | 第20-29页 |
| ·X 高频DSP 概述 | 第20-21页 |
| ·X 高频DSP 的寄存器文件 | 第21-26页 |
| ·支持数据类型 | 第21-22页 |
| ·读写端口 | 第22-23页 |
| ·读写时序安排 | 第23-26页 |
| ·寄存器文件的总体结构 | 第26-27页 |
| ·端口复用 | 第27-28页 |
| ·小结 | 第28-29页 |
| 第三章 寄存器文件电路设计与优化 | 第29-46页 |
| ·存储电路设计与优化 | 第29-35页 |
| ·电路结构 | 第29-31页 |
| ·性能优化 | 第31-33页 |
| ·噪声优化 | 第33-35页 |
| ·译码器设计与优化 | 第35-39页 |
| ·基于逻辑努力的优化方法 | 第36-37页 |
| ·使能转换电路设计与优化 | 第37页 |
| ·译码电路设计与优化 | 第37-39页 |
| ·写数据选择电路设计 | 第39页 |
| ·读数据选择电路设计 | 第39-41页 |
| ·定向通路设计与优化 | 第41-45页 |
| ·译码模块电路设计 | 第41-42页 |
| ·数据选择模块 | 第42-45页 |
| ·小结 | 第45-46页 |
| 第四章 时钟网络设计与分析 | 第46-55页 |
| ·时钟网络介绍 | 第46页 |
| ·时钟偏斜 | 第46-49页 |
| ·时钟偏斜分析 | 第46-48页 |
| ·时钟偏斜优化 | 第48-49页 |
| ·门控时钟 | 第49-51页 |
| ·关键电路 | 第51-52页 |
| ·脉冲产生电路 | 第51页 |
| ·延时电路 | 第51-52页 |
| ·控制时钟的分析 | 第52-54页 |
| ·小结 | 第54-55页 |
| 第五章 寄存器文件的版图设计 | 第55-62页 |
| ·版图设计 | 第55-56页 |
| ·版图优化 | 第56-60页 |
| ·紧凑版图技术 | 第57页 |
| ·可靠性优化 | 第57-60页 |
| ·参数调整 | 第60页 |
| ·版图验证 | 第60页 |
| ·版图后模拟 | 第60-61页 |
| ·小结 | 第61-62页 |
| 第六章 验证与分析 | 第62-72页 |
| ·测试码的开发 | 第62-66页 |
| ·译码测试 | 第63页 |
| ·写端口测试 | 第63-64页 |
| ·存储测试 | 第64页 |
| ·读端口测试 | 第64-65页 |
| ·写后读测试 | 第65页 |
| ·定向通路测试 | 第65-66页 |
| ·功能验证 | 第66-67页 |
| ·功耗分析 | 第67-70页 |
| ·功耗原因 | 第67-68页 |
| ·低功耗技术 | 第68-70页 |
| ·性能分析 | 第70-71页 |
| ·小结 | 第71-72页 |
| 第七章 更多端口寄存器文件的研究 | 第72-80页 |
| ·背景 | 第72-73页 |
| ·字线共享技术 | 第73-76页 |
| ·寄存器文件合并 | 第76-78页 |
| ·端口数目确定 | 第76-77页 |
| ·性能分析 | 第77页 |
| ·译码器的设计 | 第77-78页 |
| ·小结 | 第78-80页 |
| 第八章 结束语 | 第80-82页 |
| ·全文工作总结 | 第80-81页 |
| ·未来的研究方向 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 作者在学期间取得的学术成果 | 第87页 |
