一款通信芯片的逻辑综合和等价性验证
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-17页 |
| ·集成电路设计 | 第7-12页 |
| ·集成电路设计技术 | 第7-11页 |
| ·集成电路验证技术 | 第11-12页 |
| ·SoC与IP复用技术 | 第12-14页 |
| ·SoC | 第12-13页 |
| ·IP复用技术 | 第13-14页 |
| ·课题来源与研究内容 | 第14-15页 |
| ·课题来源与意义 | 第14-15页 |
| ·研究内容 | 第15页 |
| ·论文主要工作及章节安排 | 第15-17页 |
| 第二章 通信芯片逻辑综合 | 第17-37页 |
| ·综合原理分析 | 第17-20页 |
| ·通信芯片逻辑综合 | 第20-31页 |
| ·Talus Design概述 | 第20-23页 |
| ·通信芯片综合操作环境和约束设置 | 第23-26页 |
| ·通信芯片逻辑综合优化策略 | 第26-28页 |
| ·通信芯片低功耗设计和可测性设计 | 第28-31页 |
| ·通信芯片逻辑综合实现及分析 | 第31-36页 |
| ·通信芯片逻辑综合脚本 | 第31-33页 |
| ·通信芯片逻辑综合分析 | 第33-36页 |
| ·本章小结 | 第36-37页 |
| 第三章 通信芯片等价性验证 | 第37-53页 |
| ·等价性验证原理分析 | 第37-43页 |
| ·等价性验证的重要性 | 第37-38页 |
| ·等价性验证原理分析 | 第38-43页 |
| ·通信芯片的等价性验证 | 第43-51页 |
| ·通信芯片等价性验证方案研究 | 第43-45页 |
| ·通信芯片的等价性验证 | 第45-51页 |
| ·本章小结 | 第51-53页 |
| 第四章 通信芯片静态时序分析 | 第53-67页 |
| ·静态时序分析方法研究 | 第53-54页 |
| ·通信芯片静态时序分析研究 | 第54-63页 |
| ·通信芯片布图前的静态时序分析 | 第54-60页 |
| ·通信芯片布图后的静态时序分析 | 第60-63页 |
| ·通信芯片时序分析 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 总结 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 在读期间研究成果 | 第73-74页 |
| 附录 | 第74-76页 |
