IC测试仪数字通道板设计及同步技术研究
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状与发展趋势 | 第10-12页 |
| 1.3 课题任务与本文主要工作 | 第12-14页 |
| 第二章 集成电路测试仪方案设计 | 第14-24页 |
| 2.1 集成电路测试仪的基本结构 | 第14-16页 |
| 2.2 数字通道板方案设计 | 第16-17页 |
| 2.3 发送波形边沿定位方案 | 第17-21页 |
| 2.3.1 延迟芯片法 | 第18-19页 |
| 2.3.2 内部延迟线法 | 第19-20页 |
| 2.3.3 吉比特收发器法 | 第20-21页 |
| 2.4 采集波形边沿定位方案 | 第21-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 数字通道板硬件实现 | 第24-51页 |
| 3.1 通信接口模块 | 第24-25页 |
| 3.2 数据存储模块 | 第25-27页 |
| 3.3 引脚电子 | 第27-29页 |
| 3.4 收发电路 | 第29-34页 |
| 3.4.1 高速发送电路 | 第31-33页 |
| 3.4.2 高速采样电路 | 第33-34页 |
| 3.5 时钟电路 | 第34-45页 |
| 3.5.1 时钟质量 | 第35-39页 |
| 3.5.2 时钟同步 | 第39-43页 |
| 3.5.3 时钟生成 | 第43-45页 |
| 3.6 触发电路 | 第45-48页 |
| 3.7 电源电路 | 第48-49页 |
| 3.8 信号完整性考虑 | 第49-50页 |
| 3.9 本章小结 | 第50-51页 |
| 第四章 多通道同步性能校准 | 第51-63页 |
| 4.1 通道传输延迟 | 第51-53页 |
| 4.2 时域反射测量延时 | 第53-56页 |
| 4.3 通道数据校准过程 | 第56-62页 |
| 4.3.1 吉比特收发器初始化 | 第56-57页 |
| 4.3.2 参考电平校准 | 第57-58页 |
| 4.3.3 传输延迟补偿 | 第58-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第五章 硬件调试与测试 | 第63-72页 |
| 5.1 电路板硬件调试 | 第63-64页 |
| 5.2 吉比特收发器性能测试 | 第64-66页 |
| 5.3 通道同步测试 | 第66-68页 |
| 5.3.1 发送通道测试 | 第66-68页 |
| 5.3.2 采集通道测试 | 第68页 |
| 5.4 传输延迟测量 | 第68-69页 |
| 5.5 发送向量测试 | 第69-72页 |
| 第六章 总结与展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-75页 |
