| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 课题背景和研究内容 | 第11-14页 |
| 1.1.1 课题背景 | 第11-13页 |
| 1.1.2 研究内容 | 第13-14页 |
| 1.2 国内外研究概况 | 第14-16页 |
| 1.2.1 片上总线 | 第14-15页 |
| 1.2.2 UART IP核设计 | 第15页 |
| 1.2.3 验证方法 | 第15-16页 |
| 1.3 本课题的研究意义 | 第16页 |
| 1.4 本文的章节安排 | 第16-18页 |
| 第二章 课题背景知识综述 | 第18-30页 |
| 2.1 AMBA总线规范和APB总线概述 | 第18-20页 |
| 2.1.1 AMBA总线规范 | 第18-19页 |
| 2.1.2 APB总线概述 | 第19-20页 |
| 2.2 UART通信 | 第20-24页 |
| 2.2.1 UART通信协议 | 第21-22页 |
| 2.2.2 UART工作原理 | 第22-23页 |
| 2.2.3 UART设计中的几个问题 | 第23-24页 |
| 2.3 UVM验证方法 | 第24-29页 |
| 2.3.1 SystemVerilog语言 | 第24-25页 |
| 2.3.2 UVM验证平台 | 第25-27页 |
| 2.3.3 UVM验证流程 | 第27-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 UART IP核设计 | 第30-49页 |
| 3.1 整体设计 | 第30-37页 |
| 3.1.1 整体模块和接.设计 | 第30-33页 |
| 3.1.2 寄存器介绍 | 第33-37页 |
| 3.2 接收模块 | 第37-39页 |
| 3.3 发送模块 | 第39-41页 |
| 3.4 波特率产生 | 第41-43页 |
| 3.5 中断控制模块 | 第43页 |
| 3.6 APB接.设计 | 第43-45页 |
| 3.7 Irda接.设计 | 第45-47页 |
| 3.8 Modem控制模块 | 第47-48页 |
| 3.9 本章小结 | 第48-49页 |
| 第四章 UVM验证平台设计 | 第49-63页 |
| 4.1 整体设计 | 第49-52页 |
| 4.2 通用UVM验证平台设计 | 第52-61页 |
| 4.2.1 基本组件 | 第52-56页 |
| 4.2.2 代理模块（in_agent&out_agent）设计 | 第56-58页 |
| 4.2.3 记录模块（Scoreboard） | 第58-60页 |
| 4.2.4 校验判断（Reference Model&Coverage collector） | 第60-61页 |
| 4.3 面向UART的UVM平台设计 | 第61-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第五章 设计验证与结果分析 | 第63-78页 |
| 5.1 UART IP核的功能仿真 | 第63-69页 |
| 5.1.1 收发功能仿真 | 第63-65页 |
| 5.1.2 波特率功能仿真 | 第65-67页 |
| 5.1.3 红外接.功能仿真 | 第67-69页 |
| 5.2 UVM验证平台功能验证 | 第69-73页 |
| 5.2.1 验证平台功能自测 | 第69-70页 |
| 5.2.2 IP核在UVM验证平台上的验证 | 第70-73页 |
| 5.3 基于FPGA的硬件验证 | 第73-77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 总结和展望 | 第78-80页 |
| 6.1 论文总结 | 第78页 |
| 6.2 进一步的研究工作及展望 | 第78-80页 |
| 参考文献 | 第80-83页 |
| 致谢 | 第83-84页 |
| 在学期间的研究成果及发表的学术论文 | 第84页 |