| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 引言 | 第8页 |
| 1.2 课题背景和意义 | 第8-10页 |
| 1.2.1 嵌入式系统的可调试性 | 第8-9页 |
| 1.2.2 多核 SOC 发展对调试架构的影响 | 第9页 |
| 1.2.3 多核嵌入式调试技术的挑战 | 第9-10页 |
| 1.3 多核调试技术的国内外研究现状 | 第10-12页 |
| 1.4 课题主要研究内容 | 第12-13页 |
| 1.4.1 课题应用背景 | 第12页 |
| 1.4.2 课题研究内容 | 第12-13页 |
| 1.5 本文组织结构 | 第13-14页 |
| 第2章 多核 JTAG 调试技术研究 | 第14-24页 |
| 2.1 JTAG 技术简介 | 第14-20页 |
| 2.1.1 JTAG 的边界扫描技术 | 第14-15页 |
| 2.1.2 JTAG 寄存器 | 第15-16页 |
| 2.1.3 TAP 控制器 | 第16-18页 |
| 2.1.4 JTAG 电路结构 | 第18-20页 |
| 2.2 基于 JTAG 的多核调试方法研究 | 第20-23页 |
| 2.2.1 菊花链（daisy-chain）连接 | 第21-22页 |
| 2.2.2 TLM（TAP Linking Module）连接方法 | 第22页 |
| 2.2.3 并行多 TAP 控制器互连调试 | 第22-23页 |
| 2.3 本章小结 | 第23-24页 |
| 第3章 PowerPC476 四核平台 JTAG 调试方案的研究与设计 | 第24-42页 |
| 3.1 PowerPC476 多核平台介绍 | 第24-27页 |
| 3.1.1 PowerPC 多核平台系统 | 第24-25页 |
| 3.1.2 PLB 总线简介 | 第25-27页 |
| 3.1.3 多核平台主要配置参数 | 第27页 |
| 3.2 PowerPC476 多核调试方案 | 第27-37页 |
| 3.2.1 多核 JTAG 同步调试方案 | 第28-29页 |
| 3.2.2 PowerPC476 多核同步调试原理 | 第29-32页 |
| 3.2.3 与指令流水有关的多核调试原理 | 第32-34页 |
| 3.2.4 PowerPC476 多核多 TAP 调试方案 | 第34-37页 |
| 3.3 PowerPC476 的多核调试验证 | 第37-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 多核实时 Trace 的研究与设计 | 第42-52页 |
| 4.1 Trace 调试原理研究 | 第42-46页 |
| 4.1.1 Trace 系统工作原理 | 第42-43页 |
| 4.1.2 Trace 的事件识别与触发 | 第43-44页 |
| 4.1.3 Trace 的外部接口 | 第44-45页 |
| 4.1.4 片上 Trace 逻辑与总线分析 | 第45-46页 |
| 4.2 多核 Trace 的调试方案 | 第46-47页 |
| 4.3 Trace 的程序代码重建复现 | 第47-51页 |
| 4.4 本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-58页 |
| 致谢 | 第58-59页 |
| 个人简历 | 第59页 |
