低功耗计数器ASIC及ATE测试平台设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10页 |
| 1.2 课题来源与意义 | 第10-12页 |
| 1.2.1 低功耗计数器 | 第10-11页 |
| 1.2.2 计量芯片测试平台ATE | 第11-12页 |
| 1.3 本文结构 | 第12-14页 |
| 2 功耗来源及分析 | 第14-20页 |
| 2.1 动态功耗 | 第15-18页 |
| 2.1.1 开关功耗 | 第15-16页 |
| 2.1.2 短路功耗 | 第16-18页 |
| 2.2 静态功耗 | 第18页 |
| 2.3 本章小结 | 第18-20页 |
| 3 数字电路常用低功耗设计方法 | 第20-27页 |
| 3.1 低电压/多电压设计 | 第20-22页 |
| 3.2 时钟门控 | 第22-24页 |
| 3.3 电源门控 | 第24-25页 |
| 3.4 动态电压和频率调整 | 第25页 |
| 3.5 本章小结 | 第25-27页 |
| 4 低功耗计数器ASIC设计 | 第27-46页 |
| 4.1 电路结构 | 第27-29页 |
| 4.2 低功耗设计 | 第29-33页 |
| 4.2.1 休眠唤醒机制 | 第29-31页 |
| 4.2.2 双时钟域选择 | 第31-32页 |
| 4.2.3 时钟门控 | 第32-33页 |
| 4.3 可靠性考量 | 第33-41页 |
| 4.3.1 双沿触发器 | 第33-35页 |
| 4.3.2 时钟精度及校准 | 第35-38页 |
| 4.3.3 HSI开启及切换 | 第38-39页 |
| 4.3.4 格雷码滤波 | 第39-41页 |
| 4.4 电路综合与功能验证 | 第41-46页 |
| 5 ATE测试平台设计 | 第46-68页 |
| 5.1 测试需求及目的 | 第46-47页 |
| 5.2 SPI_SLV接口 | 第47-54页 |
| 5.2.1 SPI协议介绍 | 第47-49页 |
| 5.2.2 电路实现 | 第49-51页 |
| 5.2.3 SPI写操作 | 第51-52页 |
| 5.2.4 SPI读操作 | 第52-53页 |
| 5.2.5 SPI复用机制 | 第53-54页 |
| 5.3 SNR测试模块 | 第54-60页 |
| 5.3.1 SNR分析原理 | 第54-55页 |
| 5.3.2 BUS_MUX模块 | 第55-56页 |
| 5.3.3 SAMPLE模块 | 第56-57页 |
| 5.3.4 FFT_TOP模块 | 第57-60页 |
| 5.3.5 SNR计算模块 | 第60页 |
| 5.4 DFT测试模块 | 第60-64页 |
| 5.4.1 DFT扫描原理 | 第60-61页 |
| 5.4.2 电路实现 | 第61-63页 |
| 5.4.3 DFT Pattern | 第63-64页 |
| 5.5 FLASH接口复用机制 | 第64-65页 |
| 5.6 本章小结 | 第65-68页 |
| 6 总结和展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 作者在硕士生期间取得的科研成果 | 第71页 |
