| 摘要 | 第5-7页 |
| abstract | 第7-8页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 国内外研究现状 | 第13页 |
| 1.3 SERDES功能介绍 | 第13-14页 |
| 1.4 SERDES测试架构 | 第14-15页 |
| 1.5 研究内容及目标 | 第15-16页 |
| 第二章 JTAG接口设计 | 第16-37页 |
| 2.1 JTAG介绍 | 第16-23页 |
| 2.1.1 JTAG的基本原理 | 第16-18页 |
| 2.1.2 JTAG 控制端口介绍 | 第18-19页 |
| 2.1.3 TAP控制器介绍 | 第19-22页 |
| 2.1.4 TAP指令集 | 第22-23页 |
| 2.2 JTAG工作原理 | 第23-28页 |
| 2.2.1 JTAG的读写操作 | 第23-25页 |
| 2.2.2 仿真平台搭建 | 第25-26页 |
| 2.2.3 JTAG芯片级别仿真 | 第26-28页 |
| 2.3 JTAG板级测试介绍 | 第28-36页 |
| 2.3.1 测试平台 | 第28-30页 |
| 2.3.2 RS232接口介绍 | 第30页 |
| 2.3.3 板级测试流程 | 第30-34页 |
| 2.3.4 JTAG板级测试波形波形展示 | 第34-36页 |
| 2.4 本章小节 | 第36-37页 |
| 第三章 边界扫描测试 | 第37-47页 |
| 3.1 Boundary-Scan介绍 | 第37-38页 |
| 3.2 DC boundary scan 介绍 | 第38-39页 |
| 3.2.1 DC boundary scan | 第38-39页 |
| 3.3 AC boundry scan介绍 | 第39-46页 |
| 3.3.1 AC boundary scan功能验证仿真 | 第41-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第四章 BIST测试 | 第47-54页 |
| 4.1 BIST介绍 | 第47-48页 |
| 4.1.1 测试原理 | 第47-48页 |
| 4.2 伪随机码介绍 | 第48-50页 |
| 4.2.1 串行伪随机码生成单元介绍 | 第49-50页 |
| 4.3 BIST芯片级别测试 | 第50-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 高速信号质量测试 | 第54-65页 |
| 5.1 眼图测试 | 第54-56页 |
| 5.1.1 眼图测试介绍 | 第54-55页 |
| 5.1.2 眼图的抖动原理介绍 | 第55-56页 |
| 5.2 眼图实测 | 第56-57页 |
| 5.2.1 测试背景 | 第56页 |
| 5.2.2 测试流程介绍 | 第56-57页 |
| 5.3 片内高速信号抖动的测试方法 | 第57-60页 |
| 5.3.1 设计背景 | 第57页 |
| 5.3.2 测试流程介绍 | 第57-60页 |
| 5.4 测试具体实施方案 | 第60-64页 |
| 5.5 本章小结 | 第64-65页 |
| 第六章 结论与展望 | 第65-67页 |
| 6.1 全文总结 | 第65页 |
| 6.2 工作展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-69页 |
| 攻读硕士学位期间所取得的成果 | 第69-70页 |