摘要 | 第5-6页 |
abstract | 第6-7页 |
第一章 绪论 | 第15-21页 |
1.1 研究背景及意义 | 第15页 |
1.2 国内外研究的现状 | 第15-17页 |
1.3 论文的选题意义 | 第17-18页 |
1.4 可信设计流程研究的主要内容和创新点 | 第18-21页 |
1.4.1 可信设计流程研究的主要内容 | 第18-19页 |
1.4.2 论文的结构安排 | 第19-21页 |
第二章 可信设计流程的研究综述 | 第21-33页 |
2.1 硬件木马的定义 | 第21-23页 |
2.1.1 硬件木马的触发方式 | 第21-23页 |
2.1.2 硬件木马的有效载荷 | 第23页 |
2.2 硬件木马的分类 | 第23-25页 |
2.3 硬件木马的检测方法研究 | 第25-32页 |
2.3.1 基于失效分析的检测技术 | 第25-26页 |
2.3.2 基于逻辑测试的检测技术 | 第26-27页 |
2.3.3 基于边信道技术的测试方法 | 第27-29页 |
2.3.4 基于RTL级的硬件木马检测方法 | 第29-30页 |
2.3.5 基于DFT技术的硬件木马检测方法 | 第30-31页 |
2.3.6 硬件木马主动防御技术 | 第31-32页 |
2.4 本章小结 | 第32-33页 |
第三章 基于RTL级的硬件木马检测方法研究 | 第33-55页 |
3.1 RTL级硬件木马特点分析 | 第33-34页 |
3.2 基于VerilogHDL语言的基本要素分析 | 第34-37页 |
3.3 RTL源文件表达式分析 | 第37-42页 |
3.3.1 修改数值的表达式语句分析 | 第38-40页 |
3.3.2 对于条件语句进行分析 | 第40-41页 |
3.3.3 循环表达式语句分析 | 第41-42页 |
3.4 信号互联特征提取 | 第42-45页 |
3.5 RTL级硬件木马检测技术的实现和验证 | 第45-54页 |
3.5.1 硬件木马检测的关键技术 | 第46-47页 |
3.5.2 RTL级硬件木马的判断标准 | 第47-49页 |
3.5.3 Perl语言检测硬件木马详细流程 | 第49-52页 |
3.5.4 基于RTL级的硬件木马检测方法验证 | 第52-54页 |
3.6 本章结论 | 第54-55页 |
第四章 基于DFT技术的硬件木马检测方法研究 | 第55-80页 |
4.1 可测试性技术的基本原理 | 第55-61页 |
4.1.1 可测试性技术的主要阶段 | 第55-56页 |
4.1.2 扫描单元的插入原理 | 第56-58页 |
4.1.3 扫描链的工作原理 | 第58-59页 |
4.1.4 扫描链插入的具体流程 | 第59-61页 |
4.2 DFT技术在硬件木马检测方面的探究 | 第61-71页 |
4.2.1 不同工艺对电路产生的影响 | 第61-62页 |
4.2.2 蒙塔卡罗模型的原理 | 第62-63页 |
4.2.3 蒙塔卡罗模型在Hspice中的具体实现 | 第63-64页 |
4.2.4 不同工艺下条件下对c432电路的影响分析 | 第64-66页 |
4.2.5 不同工艺条件下对s526电路的影响分析 | 第66-68页 |
4.2.6 不同工艺下的扫描链对s526电路的影响分析 | 第68-71页 |
4.3 基于扫描链的硬件木马检测流程分析 | 第71-76页 |
4.3.1 节点翻转率对电路的影响 | 第71-72页 |
4.3.2 扫描单元的局部激活技术实现 | 第72-74页 |
4.3.3 硬件木马检测和分离流程 | 第74-76页 |
4.4 木马电路对整体电路影响的可视化分析 | 第76-78页 |
4.5 本章小结 | 第78-80页 |
第五章 基于DFT技术的硬件木马定位方法研究 | 第80-93页 |
5.1 不同类型的木马电路设计 | 第80-81页 |
5.2 基于不同数量扫描链的电路参数变化分析 | 第81-88页 |
5.2.1 基于一条扫描链的电路参数分析 | 第81-82页 |
5.2.2 基于两条扫描链的电路参数分析 | 第82-85页 |
5.2.3 基于三条扫描链的电路参数分析 | 第85-86页 |
5.2.4 基于四条扫描链的电路参数分析 | 第86-88页 |
5.3 扫描链的数量对原始电路的影响分析 | 第88-90页 |
5.4 硬件木马定位方法的详细参数分析 | 第90-92页 |
5.5 本章小结 | 第92-93页 |
第六章 总结与展望 | 第93-96页 |
致谢 | 第96-97页 |
参考文献 | 第97-104页 |
攻读硕士学位期间取得的成果 | 第104-105页 |