CMOS工艺静电保护电路与器件的特性分析和优化设计
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-14页 |
| 符号对照表 | 第14-15页 |
| 缩略语对照表 | 第15-19页 |
| 第一章 绪论 | 第19-31页 |
| ·选题缘由和意义 | 第20-23页 |
| ·ESD防护基本原理 | 第23-28页 |
| ·集成电路ESD防护基本原理 | 第23-24页 |
| ·全芯片ESD防护策略 | 第24-25页 |
| ·常见ESD防护手段 | 第25-28页 |
| ·本文内容安排 | 第28-31页 |
| 第二章 ESD测试、失效分析和工艺影响 | 第31-47页 |
| ·静电放电测试类型 | 第31-36页 |
| ·静电放电测试方案 | 第36-40页 |
| ·测试模型分类 | 第36-38页 |
| ·具体测试排列 | 第38-39页 |
| ·失效判断标准 | 第39-40页 |
| ·失效分析 | 第40-43页 |
| ·失效分析的重要作用 | 第41页 |
| ·主要失效现象 | 第41-42页 |
| ·失效检测方法 | 第42页 |
| ·失效分析后对电路的改进 | 第42-43页 |
| ·工艺对ESD防护的影响 | 第43-46页 |
| ·工艺步骤对ESD的影响 | 第43-45页 |
| ·宏观电路发展对ESD的影响 | 第45页 |
| ·ESD电路和芯片内部电路集成 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第三章 SCR器件研究与设计 | 第47-67页 |
| ·ESD保护器件基础 | 第47-49页 |
| ·SCR器件物理 | 第49-59页 |
| ·雪崩击穿 | 第50-51页 |
| ·SCR的开启电压 | 第51-53页 |
| ·SCR的保持电压 | 第53-54页 |
| ·衬底触发的SCR | 第54-56页 |
| ·ESD器件仿真理论 | 第56-59页 |
| ·现有SCR改进技术 | 第59-63页 |
| ·降低触发电压 | 第59-60页 |
| ·提高保持电压 | 第60-62页 |
| ·减小寄生电容 | 第62-63页 |
| ·SCR结构优化 | 第63-65页 |
| ·本章小结 | 第65-67页 |
| 第四章 ESD电源箝位电路设计 | 第67-93页 |
| ·典型ESD电源箝位电路 | 第67-73页 |
| ·RC网络 | 第67-70页 |
| ·基本RC触发的箝位电路 | 第70-73页 |
| ·双下拉路径ESD电源箝位电路 | 第73-76页 |
| ·纳米级CMOS工艺的栅极漏电问题 | 第76-80页 |
| ·MOS结构的栅极漏电 | 第76-77页 |
| ·低漏电设计思想 | 第77-78页 |
| ·低漏电设计实例 | 第78-80页 |
| ·纳米级工艺低漏电ESD电源箝位电路 | 第80-84页 |
| ·改进RC网络型箝位电路 | 第80-82页 |
| ·利用栅极漏电触发的箝位电路 | 第82-84页 |
| ·电压触发型ESD电源箝位电路 | 第84-91页 |
| ·传统电压触发型ESD电源箝位电路 | 第84-86页 |
| ·改进电压触发型ESD电源箝位电路 | 第86-91页 |
| ·本章小结 | 第91-93页 |
| 第五章 高压容限ESD箝位电路设计 | 第93-111页 |
| ·高压容限接.电路及其全芯片ESD防护体系 | 第93-96页 |
| ·现有高压容限ESD箝位电路 | 第96-101页 |
| ·0.18微米工艺高压容限ESD箝位电路设计 | 第101-104页 |
| ·带Deep N-well工艺 | 第101-103页 |
| ·不带Deep N-well工艺 | 第103-104页 |
| ·90nm工艺高压容限ESD箝位电路设计 | 第104-110页 |
| ·利用栅极漏电触发型 | 第105-107页 |
| ·不带Deep N-well型 | 第107-110页 |
| ·本章小结 | 第110-111页 |
| 第六章 结论和展望 | 第111-113页 |
| ·本文的主要贡献 | 第111-112页 |
| ·今后的研究和发展方向 | 第112-113页 |
| 参考文献 | 第113-123页 |
| 致谢 | 第123-125页 |
| 作者简介 | 第125-127页 |
