| 第一章 绪论 | 第1-17页 |
| ·本课题研究背景 | 第12-14页 |
| ·低功耗测试技术研究的意义及国内外研究现状简介 | 第14-15页 |
| ·低功耗测试技术研究的意义 | 第14-15页 |
| ·国内外研究现状简介 | 第15页 |
| ·本课题研究工作及来课题来源 | 第15-16页 |
| ·本文章节安排 | 第16-17页 |
| 第二章 集成电路测试概述及测试中的低功耗研究 | 第17-32页 |
| ·集成电路测试概述 | 第18-27页 |
| ·使用 ATE测试 | 第18-19页 |
| ·内建自测试 BIST | 第19-22页 |
| ·测试向量生成策略 | 第22-25页 |
| ·响应分析策略 | 第25-26页 |
| ·BIST中面临的功耗问题 | 第26-27页 |
| ·低功耗 BIST的研究 | 第27-30页 |
| ·功耗的基本概念 | 第27-28页 |
| ·测试功耗相关概念及测试功耗模型 | 第28-29页 |
| ·延迟模型 | 第29-30页 |
| ·测试功耗的评估因子 WSA | 第30页 |
| ·低功耗 BIST当前研究现状 | 第30-31页 |
| ·测试期间高功耗的原因 | 第30-31页 |
| ·低功耗测试方面的一些研究工作 | 第31页 |
| ·小结 | 第31-32页 |
| 第三章 基于折叠计数器的混合 BIST低功耗测试方案研究 | 第32-48页 |
| ·折叠计数器的相关介绍 | 第32-34页 |
| ·与折叠计数器相关概念的介绍 | 第32-33页 |
| ·折叠序列的特点 | 第33-34页 |
| ·伪随机 BIST测试的低功耗优化方案介绍 | 第34-38页 |
| ·基于折叠计数器的混合 BIST低功耗测试策略 | 第38-47页 |
| ·混合测试中伪随机 BIST测试低功耗的实现 | 第38-40页 |
| ·确定性 BIST低功耗测试的实现 | 第40-44页 |
| ·混合 BIST低功耗测试实现结构 | 第44-46页 |
| ·混合 BIST低功耗测试实验结果 | 第46页 |
| ·结论 | 第46-47页 |
| ·小结 | 第47-48页 |
| 第四章 基于双重编码的完全确定性 BIST低功耗测试方案研究 | 第48-57页 |
| ·引入完全确定性 BIST低功耗测试原因分析 | 第48页 |
| ·完全测试集的生成及相应的第一次压缩 | 第48-50页 |
| ·完全确定性测试集的生成 | 第48-49页 |
| ·完全确定性测试集的第一次压缩 | 第49-50页 |
| ·完全确定性测试集的进一步压缩 | 第50-52页 |
| ·进一步压缩原因分析 | 第50页 |
| ·LFSR对折叠计数器种子编码 | 第50-52页 |
| ·基于折叠序列完全确定性 BIST低功耗测试策略 | 第52-55页 |
| ·整体方案的实现 | 第52页 |
| ·整体方案实现的目标结构 | 第52-54页 |
| ·实验结果与分析 | 第54-55页 |
| ·小结 | 第55-57页 |
| 第五章 总结与展望 | 第57-59页 |
| ·主要工作 | 第57-58页 |
| ·今后工作展望 | 第58-59页 |
| 参考文献 | 第59-66页 |
| 附录 | 第66页 |
| 附录A:读研期间撰写的论文 | 第66页 |
| 附录B:读研期间参加的课题 | 第66页 |
| 附录C:本课题中的硬件与软件环境 | 第66页 |