| 摘要 | 第12-14页 |
| ABSTRACT | 第14-16页 |
| 第一章 绪论 | 第17-51页 |
| 1.1 研究背景 | 第17-27页 |
| 1.1.1 片上网络-众核时代的主流片上互连架构 | 第17-20页 |
| 1.1.2 集成电路的功耗问题 | 第20-24页 |
| 1.1.3 片上网络的功耗问题 | 第24-27页 |
| 1.2 片上网络的体系结构 | 第27-35页 |
| 1.2.1 拓扑结构 | 第27-28页 |
| 1.2.2 路由器结构 | 第28-31页 |
| 1.2.3 流控机制 | 第31-32页 |
| 1.2.4 路由算法 | 第32-34页 |
| 1.2.5 死锁、活锁和饿死 | 第34-35页 |
| 1.3 片上网络低功耗技术 | 第35-43页 |
| 1.3.1 动态电压频率缩放技术 | 第36-38页 |
| 1.3.2 时钟门控技术 | 第38-40页 |
| 1.3.3 电源门控技术 | 第40-43页 |
| 1.4 片上网络的模拟环境 | 第43-47页 |
| 1.4.1 NIRGAM片上网络模拟器 | 第44-45页 |
| 1.4.2 ORION 2.0功耗模型 | 第45页 |
| 1.4.3 NIRGAM与ORION 2.0联合模拟 | 第45-46页 |
| 1.4.4 片上通信模拟负载 | 第46-47页 |
| 1.5 主要工作及创新点 | 第47-49页 |
| 1.6 论文的组织结构 | 第49-51页 |
| 第二章 低开销低功耗的单向Torus片上网络优化设计 | 第51-75页 |
| 2.1 引言 | 第51-52页 |
| 2.2 低开销的单向Torus片上网络 | 第52-56页 |
| 2.2.1 单向Torus网的拓扑结构 | 第52-53页 |
| 2.2.2 单向Torus网的路由器设计 | 第53-54页 |
| 2.2.3 单向Torus网的性能分析 | 第54-56页 |
| 2.2.4 节点注入的公平性问题 | 第56页 |
| 2.3 单向环绕网路由器的低功耗设计 | 第56-65页 |
| 2.3.1 交换开关仲裁策略 | 第56-59页 |
| 2.3.2 角缓存结构 | 第59-61页 |
| 2.3.3 角缓存的Power-Gating控制过程 | 第61-63页 |
| 2.3.4 饿死避免机制 | 第63-65页 |
| 2.4 实验评估 | 第65-73页 |
| 2.4.1 模拟环境 | 第65-66页 |
| 2.4.2 合成负载实验结果及分析 | 第66-69页 |
| 2.4.3 程序踪迹负载实验结果及分析 | 第69-70页 |
| 2.4.4 角缓存Power-Gating设计的影响 | 第70-71页 |
| 2.4.5 不眠缓存/惰性缓存比例的敏感性分析 | 第71-72页 |
| 2.4.6 节点注入公平性评估 | 第72-73页 |
| 2.5 本章小结 | 第73-75页 |
| 第三章 基于多虚通道自适应管理的片上网络细粒度Power-Gating优化 | 第75-99页 |
| 3.1 引言 | 第75-76页 |
| 3.2 路由器的细粒度Power-Gating设计 | 第76-80页 |
| 3.2.1 基于超前路由计算的优化策略 | 第76-78页 |
| 3.2.2 路由器的细粒度Power-Gating实现方式 | 第78-79页 |
| 3.2.3 Power-Gating设计中的时间特征参数 | 第79-80页 |
| 3.3 虚通道Power-Gating中的HoL阻塞问题 | 第80-82页 |
| 3.3.1 HoL阻塞 | 第80-81页 |
| 3.3.2 HoL阻塞的实验证实 | 第81-82页 |
| 3.4 输入虚通道自适应管理的实现 | 第82-89页 |
| 3.4.1 相邻虚通道状态表 | 第82-84页 |
| 3.4.2 VC缓存的唤醒控制过程 | 第84-88页 |
| 3.4.3 相邻虚通道状态参数的设置与切换 | 第88-89页 |
| 3.5 实验评估 | 第89-96页 |
| 3.5.1 模拟环境 | 第89-90页 |
| 3.5.2 合成负载实验结果及分析 | 第90-94页 |
| 3.5.3 对路由器漏流功耗的影响 | 第94-95页 |
| 3.5.4 对唤醒功耗开销的影响 | 第95-96页 |
| 3.6 支持Cache一致性通信的虚通道配置及实验分析 | 第96-98页 |
| 3.7 本章小结 | 第98-99页 |
| 第四章 基于比特位切分的片上网络Power-Gating优化 | 第99-119页 |
| 4.1 引言 | 第99-100页 |
| 4.2 研究动机 | 第100-102页 |
| 4.2.1 路由通道的暂时性失连 | 第100-101页 |
| 4.2.2 通道宽度对性能和功耗的影响 | 第101-102页 |
| 4.3 基于比特位切分的片上网络 | 第102-111页 |
| 4.3.1 网络切分方法 | 第102-104页 |
| 4.3.2 路由器切分结构 | 第104-105页 |
| 4.3.3 报文格式 | 第105-106页 |
| 4.3.4 报文切分器与重组器 | 第106-108页 |
| 4.3.5 Power-Gating的控制实现 | 第108-111页 |
| 4.4 实验评估 | 第111-118页 |
| 4.4.1 模拟环境 | 第111-112页 |
| 4.4.2 合成负载实验结果及分析 | 第112-115页 |
| 4.4.3 程序踪迹负载实验结果及分析 | 第115-116页 |
| 4.4.4 对补偿休眠周期的影响 | 第116-117页 |
| 4.4.5 进一步讨论 | 第117-118页 |
| 4.5 本章小结 | 第118-119页 |
| 第五章 基于通道方向切分的片上网络Power-Gating优化 | 第119-147页 |
| 5.1 引言 | 第119-120页 |
| 5.2 基于通道方向切分的片上网络 | 第120-132页 |
| 5.2.1 路由器和网络的切分结构 | 第120-123页 |
| 5.2.2 路由算法设计 | 第123-130页 |
| 5.2.3 死锁恢复机制 | 第130-132页 |
| 5.3 支持路由器切分的Power-Gating方案 | 第132-136页 |
| 5.3.1 Power-Gating的控制实现 | 第132-134页 |
| 5.3.2 结合Clock-Gating的门控设计 | 第134-135页 |
| 5.3.3 通道方向切分结构的门控比例 | 第135-136页 |
| 5.4 实验评估 | 第136-144页 |
| 5.4.1 合成负载实验结果及分析 | 第136-139页 |
| 5.4.2 程序踪迹负载实验结果及分析 | 第139-142页 |
| 5.4.3 对补偿休眠周期的影响 | 第142-143页 |
| 5.4.4 对路由跳步数的影响 | 第143-144页 |
| 5.5 本章小结 | 第144-147页 |
| 第六章 结束语 | 第147-151页 |
| 6.1 本文总结 | 第147-149页 |
| 6.2 研究展望 | 第149-151页 |
| 致谢 | 第151-153页 |
| 参考文献 | 第153-165页 |
| 作者在学期间取得的学术成果 | 第165-167页 |
| 附录A 缩略语列表 | 第167页 |
