| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第7-16页 |
| 1.1 集成电路发展概况 | 第7-10页 |
| 1.2 ETSOI技术的优势与发展现状 | 第10-14页 |
| 1.2.1 ETSOI技术的优势 | 第10-12页 |
| 1.2.2 ETSOI技术的发展现状 | 第12-14页 |
| 1.3 研究的主要内容及创新点 | 第14-16页 |
| 第二章 实物器件与模拟器件 | 第16-29页 |
| 2.1 实物器件工艺制程 | 第16-20页 |
| 2.2 TCAD模拟软件 | 第20-27页 |
| 2.2.1 SPROCESS工艺模拟软件 | 第20-21页 |
| 2.2.2 SDEVICE电学特性模拟软件 | 第21-27页 |
| 2.3 实物器件与模拟器件对比 | 第27页 |
| 2.4 小结 | 第27-29页 |
| 第三章 器件结构特性模拟分析 | 第29-41页 |
| 3.1 PMOSFET器件结构特性模拟分析 | 第30-35页 |
| 3.1.1 饱和电流I_(on)的分析 | 第30-31页 |
| 3.1.2 漏致势垒降低DIBL的分析 | 第31-32页 |
| 3.1.3 饱和阈值电压随SOI波动ΔVt_(sat)的分析 | 第32-34页 |
| 3.1.4 亚阈值摆幅SS的分析 | 第34页 |
| 3.1.5 15 nm、20 nm和 25nm栅长器件的SS_(sat)和?Vt_(sat)的对比 | 第34-35页 |
| 3.2 NMOSFET器件结构特性模拟分析 | 第35-40页 |
| 3.2.1 饱和电流I_(on)的分析 | 第36-37页 |
| 3.2.2 漏致势垒降低DIBL的分析 | 第37-38页 |
| 3.2.3 饱和阈值电压随SOI波动ΔVt_(sat)的分析 | 第38页 |
| 3.2.4 亚阈值摆幅SS的分析 | 第38-39页 |
| 3.2.5 15 nm、20 nm和 25nm栅长器件的SS_(sat)和?Vt_(sat)的对比 | 第39-40页 |
| 3.3 小结 | 第40-41页 |
| 第四章 背栅偏压对器件性能影响的模拟分析 | 第41-53页 |
| 4.1 背偏原理和注入工艺改进 | 第41-44页 |
| 4.1.1 背偏原理 | 第41-43页 |
| 4.1.2 注入工艺改进 | 第43-44页 |
| 4.2 背栅偏压对PMOSFET器件性能模拟分析 | 第44-46页 |
| 4.2.1 不同背栅偏压下的Id-Vg曲线 | 第44-45页 |
| 4.2.2 反背偏压下的DIBL和?Vt_(sat)变化 | 第45-46页 |
| 4.2.3 反背偏压下的I_(on)比Ioff | 第46页 |
| 4.3 背栅偏压对NMOSFET器件性能模拟分析 | 第46-49页 |
| 4.3.1 不同背栅偏压下的Id-Vg曲线 | 第46-47页 |
| 4.3.2 反背偏压下的DIBL和?Vt_(sat)变化 | 第47-48页 |
| 4.3.3 反背偏压下的I_(on)比Ioff | 第48-49页 |
| 4.4 14/16以下栅长P-NMOSFET器件特性 | 第49-52页 |
| 4.4.1 PMOSFET | 第49-50页 |
| 4.4.2 NMOSFET | 第50-52页 |
| 4.5 小结 | 第52-53页 |
| 第五章 总结与展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-61页 |
| 论文发表及参与科研项目情况 | 第61-62页 |
